KR940001557B1 - 집적회로장치(integrated circuit device) - Google Patents

Abstract

내용 없음.

Description

집적회로장치(integrated circuit device)

제1도는 본 발명에 따른 집적회로 장치의 일실시예를 나타낸 블럭도.

제2도는 제1도에서 보인 집적회로 장치에 내장된 하나의 제어신호 발생회로의 구성을 예시한 것.

제3도는 제1도에서 보인 집적회로 장치의 동작을 설명하기 위한 타임챠트(teme chart).

제4도는 제1도에서 보인 집적회로 장치의 동작을 설명하기 위한 흐름도(flow chart).

* 도면의 주요부분에 대한 부호의 설명

1 : 집적회로장치 2 : 버스라인

2 : 처리장치 4 : D형 플립플롭

5 : 멀티플렉서 6 : 래치회로

본 발명은 마이크로 컴퓨터와 같은 집적회로 장치에 관한 것으로서, 특히 대기모드(stand-by mode)로 설정될 수 있는 집적회로 장치에 관한 것이다.

마이크로 컴퓨터와 같은 대규모 집적회로(large-scale integrated circuit)는 전력소모의 감소를 위한 목적으로 상기 집적회로의 동작을 순간적으로 정지되게 하는 대기모드를 갖는다.

이러한 마이크로 컴퓨터가 대기모드로 설정되어 있을때, 상기의 마이크로 컴퓨터의 마이크로 프로세서에서는 프로그램의 수행을 정지한다.

상기의 대기모드는, 대기취소신호(stand-by cancel signal)가 주변장치로부터 상기의 마이크로 컴퓨터로 제공될때, 상기의 마이크로 프로세서가 그 프로그램을 수행할 수 있도록 취소된다.

일반적으로, 이러한 마이크로 컴퓨터는 복수형태의 대기취소신호 사용하고, 그리고 대기모드가 취소된 다음 상기 마이크로 컴퓨터에 의해 수행되어질 작업의 종류(the kind of the job)는 상기 대기취소신호의 형태에 따라 결정된다. "일시적 주기"(transient period)라 칭하는 소정의 주기가, 상기의 작업(job)이 상기의 대기취소신호를 제공받은 다음에 시작되기 전에, 이와 같은 마이크로 컴퓨터를 위하여 요구된다.

상기의 대기모드를 취소하기 위하여, 대기취소신호의 각각은 상기의 일시적 주기동안 유지되어야 한다.

결과적으로, 각 주변장치는 상기한 일시적 주기와 동일한 주기를 갖는 펄스신호 즉 상기의 대기취소신호를 발생할 수 있는 복잡한 신호발생회로를 필요로 한다.

아울러, 각 주변장치는 이러한 일시적 주기동안에는 다른 임무(task)를 수행할 수 없게 된다.

따라서, 본 발명의 목적은 상기의 일시적 주기동안 유지되어야 하는 대기취소신호를 필요로 함이 없이 대기모드를 취소하도록 하는 마이크로 컴퓨터와 같은 집적회로 장치를 제공하는데 있다.

본 발명의 상기의 목적은 복수의 입력단자를 구비하고 그리고 소정의 주기를 갖는 펄스형식의 제어신호(pulse-like control signal)가 상기 입력단자들 중의 하나에 의해 제공받을때 대기모드를 취소하는데에 적용되는 처리장치(processing unit)를 갖는 집적회로 장치에 의해서 달성될 수 있다.

이러한 집적회로 장치는 외부로부터 신호를 제공받기 위한 복수의 외부단자와, 상기의 외부단자중 하나에 대응하여 접속된 입력된 상기 처리장치의 상기 입력단자중 하나에 대응하여 접속된 출력을 각각 갖는 복수의 제어신호 발생회로(control signal generating circuit)를 구비하되, 상기한 제어신호 발생회로의 각각은 상기한 처리장치의 대기모드를 취소하기 위한 펄스신호를 대응하는 외부단자를 통하여 제공받자마자 상기 펄스신호의 주기를 상기 소정주기로 늘리기 위한 수단을 갖는다.

본 발명의 이러한 집적회로 장치는 매우 짧은 주기를 갖는 펄스의 적용에 의하여 상기한 대기모드를 취소할 수 있기 때문에 이러한 회로장치에 접속된 주변 또는 외부장치들은 상기한 일시적 주기와 동등한 큰 주기(large duration)를 갖는 펄스를 발생하기 위한 복잡한 신호발생회로가 장착되어질 필요가 없게 된다.

본 발명의 목적과 이점은 본 발명의 적절한 실시예가 자명하게 도시되어 있는 첨부도면을 참고로 하여 다음의 설명으로부터 명확하다.

먼저 제1도를 참고로, 집적회로 장치(1)는 복수의 외부단자 T1, T2, … Tn(집합적으로 "T"로 표시함)를 구비한다.

각 외부단자 Ti(i는 1에서 n까지)는 제어신호 발생회로 C1∼Cn(집합적으로 "C"로 표시함)의 하나에 대응하도록 접속되어 있다.

각 제어신호 발생회로 Ci(i는 1에서 n까지)는 제어신호 CTi(i는 1에서 n까지)를 발생하고 그리고 이 신호는 버스라인(bus line)(2)을 통하여 마이크로 프로세서와 같은 처리장치(3)의 대응입력단자 Ii(i는 1에서 n까지)로 제공한다.

제2도에서 나타난 바와 같이, 각 제어신호 발생회로 Ci는 하나의 D형 플립플롭(D-type flip-flop)(4)을 구비한다.

상기 D형 플립플롭(4)은 외부장치(도면에 미도시됨)에서 상기한 외부단자 Ti를 통하여 입력된 대기취소신호인 펄스신호(이하, "요구"신호라 칭함)를 인가하는 클럭단자(clock terminal) CK를 갖는다.

상기한 플립플롭(4)의 데이터 입력단자 D는 계속하여 하이레벨(high level) 즉 논리치 "1"으로 세트되어 있다.

상기한 플립플롭(4)의 출력단자 Q에서 나타나는 신호 A는 멀티플렉서(5)의 입력단자중 하나로 제공된다.

상기한 멀티플렉서(5)의 다른 입력단자는 상기의 외부단자 Ti에 접속된 래치회로(6)로부터 제공되는 신호 B를 인가한다.

상기의 멀티플렉서(5)는 또한 상기의 처리장치(3)으로부터, 제공되는 선택신호 SL을 제공받는다.

제3도는 상기한 집적회로 장치(1)의 동작을 설명하기 위한 타임챠트이고, 반면에 제4도는 그 동작과정을 나타내고 있는 흐름도이다.

상기한 집적회로 장치(1)의 동작은 제3도 및 제4도를 참고로 하여 설명된다.

요구신호 S가 상기의 외부단자 T중 하나로 입력되는 경우에 상기한 집적회로 장치(1)의 동작은 다음과 같다.

제4도를 참고로 하여, 상기한 집적회로 장치(1)는 스텝 S1에서 대기모드로 세트되어 있다.

이러한 모드에서, 상기의 처리장치(3)는 선택신호 SL(제3a도를 참고함)을 상기의 멀티플렉서(5)로 제공하므로서, 상기의 플립플롭(4)을 선택한다.

스텝 S2에서, 펄스의 요구신호 S(제3b도를 참고함)가 시간 t1에서 상기의 외부단자 Ti를 제공될때, 상기의 플립플롭(4)의 출력신호 A는 절환되는바, 예를들어 이 요구신호 S의 상승엣지(edge of rise)에 응답하여 "로우(low)"에서 "하이(high)"로 절환된다.

상기의 멀티플렉서(5)는 제3e도는 제3e도에서 도시된 바와 같이 상기의 제어신호 CTi인 하이레벨 신호를 상기의 버스라인(2)으로 제공한다.

따라서, 스텝 S2에서는 상기의 처리장치(3)가 입력되어질 상기의 요구신호를 기다리고 있다.

상기의 버스라인(2)상에 있는 상기한 제어신호 CTi 레벨의 변화를 즉, 상기의 처리장치(3)의 입력단자 I의 레벨을 스텝 S2에서 감지하므로서 상기의 요구신호가 입력되어 있다는 것을 결정되어질때, 상기의 처리(process)과정은 스텝 S3으로 진행된다.

스텝 S3에서, 상기의 처리장치(3)는 상기의 입력단자 I에 의해서 상기 버스라인(2)을 통하여 공급받는 상기의 제어신호 CTi를 확인한다.

스텝 S4에서, 상기의 처리장치(3)는 시간 t2에서 상기의 플립플롭(4)의 리세트신호(reset signal)(제3d도를 참조)를 제공하므로서 상기의 출력신호 A는 "하이"에서 "로우"로 절환된다.

이때, 상기의 처리장치(3)는 시간 t3에서 상기한 선택신호 SL의 레벨을 절환하여, 상기의 멀티플렉서(5)는 상기의 래치회로(6)를 선택한다.

다음, 상기의 외부단자 Ti를 통하여 입력되는 데이터는 상기의 래치회로(6)와 상기의 멀티플렉서(5)를 경유하여 상기의 버스라인(2)으로 인가되고 그리고 상기의 처리장치(3)에 의하여 읽혀진다.

본 발명에 따른 집적회로 장치의 실시예를 앞서 묘사된 것으로부터 이해되는 것과 마찬가지로, 상기의 주기 W1(제3c도를 참조)와 동일한 주기를 갖는 펄스신호를 생산할 필요가 없을 뿐만아니라 상기한 집적회로 장치(1)의 대기모드가 짧은 주기를 갖는 신호펄스에 의하여 취소될 수 있는 것이다. 이것은 주변장치의 회로들을 현격하게 간단하게 할 수 있는 것이다.

상기의 집적회로 장치(1)는 상기의 외부단자 T1 및 Tn에 대응하는 복수의 제어신호 발생회로 C1∼Cn을 갖는다. 이러한 제어신호 발생회로들 중 하나의 출력은 상기한 처리장치(3)의 입력단자 I1∼In들중 하나에 대응하여 입력된다.

따라서, 상기의 외부단자 T1∼Tn이 상기의 요구신호인 동일한 신호펄스를 제공받을지라도, 상기의 집적회로 장치(1)는 상기의 요구신호가 제공받는 상기의 외부단자를 용이하게 확인할 수 있을 뿐만아니라 상기의 대기모드가 취소된 다음에 상기의 확인된 외부단자에 대응하는 동작을 수행 할 수 있는 것이다.

본 발명은 많고 넓은 상이한 실시예들을 본 발명의 정신과 범위를 벗어나지 않는 한 구성될 수 있다.

본 발명은 첨부된 크레임에서 한정된 것을 제외하고 이 명세서에서 묘사된 특정한 실시예로 제한되지 않는 것으로 이해되어야 한다.

Claims (4)

1. 복수의 입력단자를 구비하고 그리고 소정의 주기를 갖는 펄스형식의 제어신호가 상기의 입력단자들 중의 하나에 의해서 제공받을때 대기모드를 취소하는데에 적용되는 처리장치를 구비한 집적회로 장치에 있어서, 외부로부터 신호를 제공받기 위한 복수의 외부단자와, 상기의 외부단자들중 하나에 대응하여 접속된 입력과 상기한 처리장치의 상기 입력단자들중 하나에 대응하여 접속된 출력을 각각 갖는 복수의 제어신호 발생회로를 포함하여, 상기한 제어신호 발생회로의 각각은 상기한 처리장치의 대기모드를 취소하기 위한 펄스신호를 대응하는 외부단자를 통하여 제공받을때 상기 펄스신호의 주기를 상기 소정 주기로 늘리기 위한 수단을 갖도록 한 집적회로장치.
2. 제1항에 있어서, 상기의 집적회로 장치는 단일의 반도체 기판상에 형성된 마이크로 컴퓨터인 것으로 하는 집적회로장치.
3. 제1항에 있어서, 상기의 대기모드를 취소한 다음에 상기의 처리장치에 의해서 수행되어질 작업이 상기한 처리장치의 각각의 상기 입력단자를 위하여 앞서 결정되어지도록 한 구성을 갖는 집적회로장치.
4. 제3항에 있어서, 상기한 펄스신호를 주기를 늘리기 위한 상기의 수단이 대응하는 외부단자에 접속된 클럭단자를 갖는 D형 플립플롭과, 상기의 대응하는 외부단자에 접속된 입력을 갖는 래치회로 및, 상기한 처리장치의 대응하는 입력단자로 제공되도록 상기한 D형 플립플롭의 출력과 상기한 래치회로의 출력중 하나에 선택적으로 접속되게 하는 멀티플렉서를 구비한 구성을 갖는 집적회로장치.

Images