JP3274182B2 - 車載用データ入力装置 - Google Patents
車載用データ入力装置Info
- Publication number
- JP3274182B2 JP3274182B2 JP20197192A JP20197192A JP3274182B2 JP 3274182 B2 JP3274182 B2 JP 3274182B2 JP 20197192 A JP20197192 A JP 20197192A JP 20197192 A JP20197192 A JP 20197192A JP 3274182 B2 JP3274182 B2 JP 3274182B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- selector
- register
- circuit
- vehicle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は車載用データ入力装置、
特に、車両に取り付けられたセンサからの信号を、車両
制御用のＣＰＵに取り込むための車載用データ入力装置
に関する。
特に、車両に取り付けられたセンサからの信号を、車両
制御用のＣＰＵに取り込むための車載用データ入力装置
に関する。
【０００２】
【従来の技術】自動車の電子制御などでは、種々のセン
サからの信号をデジタルデータとして取り込み、これを
ＣＰＵへ入力データとして与えるが、このようなセンサ
からの信号は、通常、ノイズ成分を含んでいることが多
い。そのため、センサから得られたデジタルデータをＣ
ＰＵによって処理する前に、ノイズ成分を除去するため
のフィルタ演算を行うのが一般的である。通常は、ＣＰ
Ｕに割り込みをかけ、ＣＰＵの本来の制御処理を中断さ
せた状態で、センサから得られたフィルタ演算を行わせ
るか、あるいは、ＣＰＵとは別にデジタルシグナルプロ
セッサなどの演算処理装置を用いてこのフィルタ演算を
行っている。たとえば、特開昭５５−８２９６５号公報
や実開昭６０−６４０号公報には、このような車載用の
演算処理装置が開示されている。
サからの信号をデジタルデータとして取り込み、これを
ＣＰＵへ入力データとして与えるが、このようなセンサ
からの信号は、通常、ノイズ成分を含んでいることが多
い。そのため、センサから得られたデジタルデータをＣ
ＰＵによって処理する前に、ノイズ成分を除去するため
のフィルタ演算を行うのが一般的である。通常は、ＣＰ
Ｕに割り込みをかけ、ＣＰＵの本来の制御処理を中断さ
せた状態で、センサから得られたフィルタ演算を行わせ
るか、あるいは、ＣＰＵとは別にデジタルシグナルプロ
セッサなどの演算処理装置を用いてこのフィルタ演算を
行っている。たとえば、特開昭５５−８２９６５号公報
や実開昭６０−６４０号公報には、このような車載用の
演算処理装置が開示されている。
【０００３】
【発明が解決しようとする課題】上述したフィルタ演算
をＣＰＵに行わせると、ＣＰＵの演算負担が非常に大き
くなり、能率の良い車両制御を行うことができなくなり
好ましくない。一方、ＣＰＵとは別に用意した演算処理
装置によってこのフィルタ演算を行わせれば、ＣＰＵの
演算負担は軽減される。しかしながら、このような演算
処理装置は、プロセッシングユニットを内蔵しており、
汎用性が高く、種々のフィルタ演算を行わせることがで
きるという利点を有するものの、半面、構造が非常に複
雑になるためコスト高になるという問題がある。
をＣＰＵに行わせると、ＣＰＵの演算負担が非常に大き
くなり、能率の良い車両制御を行うことができなくなり
好ましくない。一方、ＣＰＵとは別に用意した演算処理
装置によってこのフィルタ演算を行わせれば、ＣＰＵの
演算負担は軽減される。しかしながら、このような演算
処理装置は、プロセッシングユニットを内蔵しており、
汎用性が高く、種々のフィルタ演算を行わせることがで
きるという利点を有するものの、半面、構造が非常に複
雑になるためコスト高になるという問題がある。
【０００４】そこで本発明は、車両用センサから取り込
んだ信号を、ＣＰＵが処理できる状態で取り込むことが
できる簡単な構造のデータ入力装置を提供することを目
的とする。
んだ信号を、ＣＰＵが処理できる状態で取り込むことが
できる簡単な構造のデータ入力装置を提供することを目
的とする。
【０００５】
【課題を解決するための手段】 (1) 本願第１の発明は、車両に取り付けられたセンサ
からの信号を、車両制御用のＣＰＵに取り込むための車
載用データ入力装置において、センサからのアナログ信
号またはパルス信号をデジタルデータに変換する変換器
と、この変換器によって得られるデジタルデータに対し
て、予め定められた特定のフィルタ演算を行うフィルタ
演算回路と、を単一の半導体チップの中に組み込むよう
にしたものである。
からの信号を、車両制御用のＣＰＵに取り込むための車
載用データ入力装置において、センサからのアナログ信
号またはパルス信号をデジタルデータに変換する変換器
と、この変換器によって得られるデジタルデータに対し
て、予め定められた特定のフィルタ演算を行うフィルタ
演算回路と、を単一の半導体チップの中に組み込むよう
にしたものである。
【０００６】しかも、本願第１の発明では、このフィル
タ演算回路を、加算または乗算を行う演算モジュール
と、この演算モジュールに対して第１の入力データを与
える第１のセレクタと、第２の入力データを与える第２
のセレクタと、演算モジュールによる第１の乗算結果を
一時保持する第１のレジスタと、第２の乗算結果を一時
保持する第２のレジスタと、によって構成し、第１のセ
レクタにより第１のフィルタ定数αを、第２のセレクタ
によりセンサに基づいて得られるデジタルデータＸを、
それぞれ選択して演算モジュールに入力データとして与
えて第１の乗算を行い、その結果αＸを前記第１のレジ
スタに保持し、第１のセレクタにより第２のフィルタ定
数βを、第２のセレクタにより前回のフィルタ演算結果
Ｙを、それぞれ選択して演算モジュールに入力データと
して与えて第２の乗算を行い、その結果βＹを第２のレ
ジスタに保持し、第１のセレクタにより第１のレジスタ
内のデータαＸを、第２のセレクタにより第２のレジス
タ内のデータβＹを、それぞれ選択して演算モジュール
に入力データとして与えて加算を行い、その結果を今回
のフィルタ演算結果として出力することができるよう
に、各セレクタに選択動作を行わせるようにしている。
タ演算回路を、加算または乗算を行う演算モジュール
と、この演算モジュールに対して第１の入力データを与
える第１のセレクタと、第２の入力データを与える第２
のセレクタと、演算モジュールによる第１の乗算結果を
一時保持する第１のレジスタと、第２の乗算結果を一時
保持する第２のレジスタと、によって構成し、第１のセ
レクタにより第１のフィルタ定数αを、第２のセレクタ
によりセンサに基づいて得られるデジタルデータＸを、
それぞれ選択して演算モジュールに入力データとして与
えて第１の乗算を行い、その結果αＸを前記第１のレジ
スタに保持し、第１のセレクタにより第２のフィルタ定
数βを、第２のセレクタにより前回のフィルタ演算結果
Ｙを、それぞれ選択して演算モジュールに入力データと
して与えて第２の乗算を行い、その結果βＹを第２のレ
ジスタに保持し、第１のセレクタにより第１のレジスタ
内のデータαＸを、第２のセレクタにより第２のレジス
タ内のデータβＹを、それぞれ選択して演算モジュール
に入力データとして与えて加算を行い、その結果を今回
のフィルタ演算結果として出力することができるよう
に、各セレクタに選択動作を行わせるようにしている。
【０００７】(2) 本願第２の発明は、上述の第１の発
明に係る車載用データ入力装置において、センサに基づ
いて得られるデジタルデータＸが、フィルタ演算回路の
処理ビット数をオーバーフローしていたときに、デジタ
ルデータＸの代わりに、処理ビット数の範囲内の最大値
を示すデータを第１のセレクタに供給するオーバーフロ
ー処理回路を更に設けたものである。
明に係る車載用データ入力装置において、センサに基づ
いて得られるデジタルデータＸが、フィルタ演算回路の
処理ビット数をオーバーフローしていたときに、デジタ
ルデータＸの代わりに、処理ビット数の範囲内の最大値
を示すデータを第１のセレクタに供給するオーバーフロ
ー処理回路を更に設けたものである。
【０００８】
【作 用】センサからのアナログ信号またはパルス信号
は、変換器によってデジタルデータに変換された後、フ
ィルタ演算回路によって特定のフィルタ演算が行われ
る。ここで、フィルタ演算回路は、予め定められた特定
のフィルタ演算のみを行うように組まれた回路であり、
汎用演算を行うためのプロセッシングユニットを内蔵し
た演算処理装置と比べると、構造は非常に単純で安価で
ある。しかも、変換器とフィルタ演算回路とは、単一の
半導体チップ内に組み込まれるため、この車載用データ
入力装置全体を１チップの半導体装置として製造するこ
とが可能であり、量産化に適し、大幅なコストダウンが
期待できる。
は、変換器によってデジタルデータに変換された後、フ
ィルタ演算回路によって特定のフィルタ演算が行われ
る。ここで、フィルタ演算回路は、予め定められた特定
のフィルタ演算のみを行うように組まれた回路であり、
汎用演算を行うためのプロセッシングユニットを内蔵し
た演算処理装置と比べると、構造は非常に単純で安価で
ある。しかも、変換器とフィルタ演算回路とは、単一の
半導体チップ内に組み込まれるため、この車載用データ
入力装置全体を１チップの半導体装置として製造するこ
とが可能であり、量産化に適し、大幅なコストダウンが
期待できる。
【０００９】
【実施例】以下、本発明を図示する実施例に基づいて説
明する。図１は本発明に係る車載用データ入力装置の基
本構成を示すブロック図である。本発明の車載用データ
入力装置は、単一の半導体チップ１００内に組み込まれ
ており、Ａ／Ｄ変換器１０と、タイマー回路２０と、フ
ィルタ演算回路３０とによって構成される。通常、車載
用のセンサは、検出値をアナログ信号として出力する
か、あるいはパルス信号として出力する。アナログ信号
の場合は、検出値は電圧に比例した値となり、パルス信
号の場合は、検出値はパルス幅に比例した値となる。こ
の装置は、いずれの形式の検出値をも取り込むことがで
きる。すなわち、アナログ信号はＡ／Ｄ変換器１０によ
ってデジタルデータに変換され、パルス信号はタイマー
回路２０によってデジタルデータに変換される。変換さ
れたデジタルデータに対しては、フィルタ演算回路３０
においてフィルタ演算が行われる。このフィルタ演算に
ついての詳細は後述するが、この演算により、もとの信
号に含まれていたノイズ成分が除去される。
明する。図１は本発明に係る車載用データ入力装置の基
本構成を示すブロック図である。本発明の車載用データ
入力装置は、単一の半導体チップ１００内に組み込まれ
ており、Ａ／Ｄ変換器１０と、タイマー回路２０と、フ
ィルタ演算回路３０とによって構成される。通常、車載
用のセンサは、検出値をアナログ信号として出力する
か、あるいはパルス信号として出力する。アナログ信号
の場合は、検出値は電圧に比例した値となり、パルス信
号の場合は、検出値はパルス幅に比例した値となる。こ
の装置は、いずれの形式の検出値をも取り込むことがで
きる。すなわち、アナログ信号はＡ／Ｄ変換器１０によ
ってデジタルデータに変換され、パルス信号はタイマー
回路２０によってデジタルデータに変換される。変換さ
れたデジタルデータに対しては、フィルタ演算回路３０
においてフィルタ演算が行われる。このフィルタ演算に
ついての詳細は後述するが、この演算により、もとの信
号に含まれていたノイズ成分が除去される。
【００１０】結局、この装置は、センサからのアナログ
信号またはパルス信号を入力とし、これらの信号をデジ
タルデータに変換した後、フィルタ演算を実行し、演算
後のデジタルデータを出力する機能を有する。こうして
出力されたデジタルデータは、車載用ＣＰＵ２００に与
えられる。ＣＰＵ２００は、このデジタルデータに基づ
いて、自動車のエンジン制御などを行う。この装置の特
徴は、フィルタ演算回路３０が、プロセッシングユニッ
トを含んだ汎用の演算処理装置によって構成されている
のではなく、予め定められた特定のフィルタ演算のみを
行う専用の回路によって構成されている点と、Ａ／Ｄ変
換器１０，タイマー回路２０，フィルタ演算回路３０
が、単一の半導体チップ１００内に組み込まれている点
である。フィルタ演算回路３０は、セレクタ、レジス
タ、ＡＬＵ、などの単純なユニットにより構成されてい
るため、構造は非常に単純になる。また、これらの機能
が単一の半導体チップ１００に組み込まれているため、
この半導体チップ１００をセンサとＣＰＵ２００との間
に挿入するだけで、センサ出力を取り込み、これに対し
てＣＰＵ演算を行うことができるようになる。
信号またはパルス信号を入力とし、これらの信号をデジ
タルデータに変換した後、フィルタ演算を実行し、演算
後のデジタルデータを出力する機能を有する。こうして
出力されたデジタルデータは、車載用ＣＰＵ２００に与
えられる。ＣＰＵ２００は、このデジタルデータに基づ
いて、自動車のエンジン制御などを行う。この装置の特
徴は、フィルタ演算回路３０が、プロセッシングユニッ
トを含んだ汎用の演算処理装置によって構成されている
のではなく、予め定められた特定のフィルタ演算のみを
行う専用の回路によって構成されている点と、Ａ／Ｄ変
換器１０，タイマー回路２０，フィルタ演算回路３０
が、単一の半導体チップ１００内に組み込まれている点
である。フィルタ演算回路３０は、セレクタ、レジス
タ、ＡＬＵ、などの単純なユニットにより構成されてい
るため、構造は非常に単純になる。また、これらの機能
が単一の半導体チップ１００に組み込まれているため、
この半導体チップ１００をセンサとＣＰＵ２００との間
に挿入するだけで、センサ出力を取り込み、これに対し
てＣＰＵ演算を行うことができるようになる。
【００１１】ノイズ成分を除去するためのフィルタ演算
としては、一般に次の演算式が知られている。すなわ
ち、今回センサから取り込んだデジタルデータ（演算前
のデータ）をＸ（ｎ）、今回の演算後のデータをＹ
（ｎ）、前回の演算後のデータをＹ（ｎ−１）とし、所
定のフィルタ定数をα，βとすれば、 Ｙ（ｎ）＝（αＸ（ｎ）＋βＹ（ｎ−１））／（α＋
β） なる演算式によって、Ｙ（ｎ）が求まる。このような演
算を実行するには、フィルタ演算回路３０を図２に示す
ような回路で構成しておけばよい。以下、この回路の構
成を説明する。この回路の入力はデータＸ（上式のＸ
（ｎ）に対応）であり、出力はデータＹ（上式のＹ
（ｎ）に対応）である。セレクタ３１は、２つのフィル
タ定数α，βに対応するデータを入力し、いずれか一方
の定数を選択して出力する機能を有する。セレクタ３２
は、データＸと前回の出力Ｙ（上式のＹ（ｎ−１）に対
応）とを入力し、いずれか一方のデータを選択して出力
する機能を有する。セレクタ３１が選択したデータと、
セレクタ３２が選択したデータとは、演算部４０に入力
される。演算部４０は、セレクタ３３，３４、演算モジ
ュール３５、そしてセレクタ３６によって構成されてい
る。演算部４０の出力は、この回路の出力データＹとし
て出力されるか、あるいはセレクタ３７に与えられる。
セレクタ３７は、与えられたデータを、レジスタ３８ま
たはレジスタ３９のいずれか一方に格納する。演算部４
０を構成するセレクタ３３は、セレクタ３１から与えら
れたデータか、レジスタ３８に格納されていたデータ
か、のいずれか一方を選択して演算モジュール３５に与
える。また、セレクタ３４は、セレクタ３２から与えら
れたデータか、レジスタ３９に格納されていたデータ
か、のいずれか一方を選択して演算モジュール３５に与
える。演算モジュール３５は、与えられた２つのデータ
について、乗算または加算を行い、その結果をセレクタ
３６に与える。セレクタ３６は、乗算結果についてはセ
レクタ３７に出力し、加算結果についてはデータＹとし
てこの回路外部へ出力するような選択動作を行う。
としては、一般に次の演算式が知られている。すなわ
ち、今回センサから取り込んだデジタルデータ（演算前
のデータ）をＸ（ｎ）、今回の演算後のデータをＹ
（ｎ）、前回の演算後のデータをＹ（ｎ−１）とし、所
定のフィルタ定数をα，βとすれば、 Ｙ（ｎ）＝（αＸ（ｎ）＋βＹ（ｎ−１））／（α＋
β） なる演算式によって、Ｙ（ｎ）が求まる。このような演
算を実行するには、フィルタ演算回路３０を図２に示す
ような回路で構成しておけばよい。以下、この回路の構
成を説明する。この回路の入力はデータＸ（上式のＸ
（ｎ）に対応）であり、出力はデータＹ（上式のＹ
（ｎ）に対応）である。セレクタ３１は、２つのフィル
タ定数α，βに対応するデータを入力し、いずれか一方
の定数を選択して出力する機能を有する。セレクタ３２
は、データＸと前回の出力Ｙ（上式のＹ（ｎ−１）に対
応）とを入力し、いずれか一方のデータを選択して出力
する機能を有する。セレクタ３１が選択したデータと、
セレクタ３２が選択したデータとは、演算部４０に入力
される。演算部４０は、セレクタ３３，３４、演算モジ
ュール３５、そしてセレクタ３６によって構成されてい
る。演算部４０の出力は、この回路の出力データＹとし
て出力されるか、あるいはセレクタ３７に与えられる。
セレクタ３７は、与えられたデータを、レジスタ３８ま
たはレジスタ３９のいずれか一方に格納する。演算部４
０を構成するセレクタ３３は、セレクタ３１から与えら
れたデータか、レジスタ３８に格納されていたデータ
か、のいずれか一方を選択して演算モジュール３５に与
える。また、セレクタ３４は、セレクタ３２から与えら
れたデータか、レジスタ３９に格納されていたデータ
か、のいずれか一方を選択して演算モジュール３５に与
える。演算モジュール３５は、与えられた２つのデータ
について、乗算または加算を行い、その結果をセレクタ
３６に与える。セレクタ３６は、乗算結果についてはセ
レクタ３７に出力し、加算結果についてはデータＹとし
てこの回路外部へ出力するような選択動作を行う。
【００１２】いま、演算部４０が１６ビットの演算機能
をもっていたとする。この場合、データＸおよびＹは、
１６ビットのデータとして与えられることになる。ここ
で、α＋β＝２１６となるように、２つのフィルタ定数
を定めておくようにすれば、上述の演算式における（α
＋β）による除算は不要になり、図２の回路によって、
上述の演算式に基づいたフィルタ演算が可能になる。す
なわち、この回路を次のように動作させればよい。ま
ず、第１段階では、セレクタ３１によって定数αを選択
し、セレクタ３２によってデータＸを選択する。更に、
セレクタ３３によって定数αを選択し、セレクタ３４に
よってデータＸを選択して、演算モジュール３５に乗算
を実行させる。これにより、αＸが求まる。そこで、セ
レクタ３６の出力としてセレクタ３７側を選択させ、セ
レクタ３７の出力としてレジスタ３８側を選択させれ
ば、演算結果αＸをレジスタ３８に格納することができ
る。続いて、第２段階では、セレクタ３１によって定数
βを選択し、セレクタ３２によってデータＹ（前回の演
算で求めたＹの値）を選択する。更に、セレクタ３３に
よって定数βを選択し、セレクタ３４によってデータＹ
を選択して、演算モジュール３５に乗算を実行させる。
これにより、βＹが求まる。そこで、セレクタ３６の出
力としてセレクタ３７側を選択させ、セレクタ３７の出
力としてレジスタ３８側を選択させれば、演算結果βＹ
をレジスタ３９に格納することができる。最後の第３段
階では、セレクタ３３によってレジスタ３８内のデータ
αＸを選択し、セレクタ３４によってレジスタ３９内の
データβＹを選択し、演算モジュール３５に加算を実行
させる。その結果として、αＸ＋βＹなる演算結果が得
られる。そこで、セレクタ３６の出力として外部回路へ
の出力を選択させれば、演算結果αＸ＋βＹを、新たな
演算結果Ｙとして外部（すなわち、ＣＰＵ２００）へ出
力することができる。すなわち、 Ｙ（ｎ）＝（αＸ（ｎ）＋βＹ（ｎ−１）） なる演算によって、Ｙ（ｎ）が求められたことになる。
をもっていたとする。この場合、データＸおよびＹは、
１６ビットのデータとして与えられることになる。ここ
で、α＋β＝２１６となるように、２つのフィルタ定数
を定めておくようにすれば、上述の演算式における（α
＋β）による除算は不要になり、図２の回路によって、
上述の演算式に基づいたフィルタ演算が可能になる。す
なわち、この回路を次のように動作させればよい。ま
ず、第１段階では、セレクタ３１によって定数αを選択
し、セレクタ３２によってデータＸを選択する。更に、
セレクタ３３によって定数αを選択し、セレクタ３４に
よってデータＸを選択して、演算モジュール３５に乗算
を実行させる。これにより、αＸが求まる。そこで、セ
レクタ３６の出力としてセレクタ３７側を選択させ、セ
レクタ３７の出力としてレジスタ３８側を選択させれ
ば、演算結果αＸをレジスタ３８に格納することができ
る。続いて、第２段階では、セレクタ３１によって定数
βを選択し、セレクタ３２によってデータＹ（前回の演
算で求めたＹの値）を選択する。更に、セレクタ３３に
よって定数βを選択し、セレクタ３４によってデータＹ
を選択して、演算モジュール３５に乗算を実行させる。
これにより、βＹが求まる。そこで、セレクタ３６の出
力としてセレクタ３７側を選択させ、セレクタ３７の出
力としてレジスタ３８側を選択させれば、演算結果βＹ
をレジスタ３９に格納することができる。最後の第３段
階では、セレクタ３３によってレジスタ３８内のデータ
αＸを選択し、セレクタ３４によってレジスタ３９内の
データβＹを選択し、演算モジュール３５に加算を実行
させる。その結果として、αＸ＋βＹなる演算結果が得
られる。そこで、セレクタ３６の出力として外部回路へ
の出力を選択させれば、演算結果αＸ＋βＹを、新たな
演算結果Ｙとして外部（すなわち、ＣＰＵ２００）へ出
力することができる。すなわち、 Ｙ（ｎ）＝（αＸ（ｎ）＋βＹ（ｎ−１）） なる演算によって、Ｙ（ｎ）が求められたことになる。
【００１３】前述のように、この実施例では、演算部４
０は１６ビットの演算機能をもっている。したがって、
Ａ／Ｄ変換器１０またはタイマー回路２０によって変換
されたデジタルデータＸが、１６進表示で“００００”
から“ＦＦＦＦ”までの値をとる限り正常に動作する。
ところが、データＸがこれを越えた値をとった場合、す
なわちオーバーフローを生じた場合、正しいフィルタ演
算を行うことができなくなる。このように、センサに基
づいて得られるデジタルデータＸが、フィルタ演算回路
３０の処理ビット数をオーバーフローしていたときに
は、このデジタルデータＸの代わりに、処理ビット数の
範囲内の最大値を示すデータ（この例では、“ＦＦＦ
Ｆ”）を与えるようにすれば、オーバーフローに対する
適切な処理を行うことができる。図３は、このようなオ
ーバーフロー処理を行うために、セレクタ３２の前段
に、別なセレクタ３２ａを設けた実施例である。セレク
タ３２にデータＸを直接与える代わりに、セレクタ３２
ａにデータＸおよび許容最大値“ＦＦＦＦ”を与えるよ
うにし、Ａ／Ｄ変換器１０またはタイマー回路２０にお
いてオーバーフローが生じたことを示すオーバーフロー
フラグによって、セレクタ３２ａを切り替えるようにし
ている。すなわち、通常は、セレクタ３２ａはデータＸ
を選択して出力するが、オーバーフローフラグが立った
場合には、“ＦＦＦＦ”を選択して出力する。したがっ
て、セレクタ３２の出力するデータは、オーバーフロー
することはない。
０は１６ビットの演算機能をもっている。したがって、
Ａ／Ｄ変換器１０またはタイマー回路２０によって変換
されたデジタルデータＸが、１６進表示で“００００”
から“ＦＦＦＦ”までの値をとる限り正常に動作する。
ところが、データＸがこれを越えた値をとった場合、す
なわちオーバーフローを生じた場合、正しいフィルタ演
算を行うことができなくなる。このように、センサに基
づいて得られるデジタルデータＸが、フィルタ演算回路
３０の処理ビット数をオーバーフローしていたときに
は、このデジタルデータＸの代わりに、処理ビット数の
範囲内の最大値を示すデータ（この例では、“ＦＦＦ
Ｆ”）を与えるようにすれば、オーバーフローに対する
適切な処理を行うことができる。図３は、このようなオ
ーバーフロー処理を行うために、セレクタ３２の前段
に、別なセレクタ３２ａを設けた実施例である。セレク
タ３２にデータＸを直接与える代わりに、セレクタ３２
ａにデータＸおよび許容最大値“ＦＦＦＦ”を与えるよ
うにし、Ａ／Ｄ変換器１０またはタイマー回路２０にお
いてオーバーフローが生じたことを示すオーバーフロー
フラグによって、セレクタ３２ａを切り替えるようにし
ている。すなわち、通常は、セレクタ３２ａはデータＸ
を選択して出力するが、オーバーフローフラグが立った
場合には、“ＦＦＦＦ”を選択して出力する。したがっ
て、セレクタ３２の出力するデータは、オーバーフロー
することはない。
【００１４】最後に、図１に示す半導体チップ１００の
全体回路の一例を図４に示す。ここで、破線で囲った構
成要素が、すべて単一の半導体チップ１００内に形成さ
れる。Ａ／Ｄ変換器１０によって変換されたデータおよ
びタイマー回路２０によって変換されたデータは、いず
れもセレクタ３２に与えられる。セレクタ３２には、オ
ーバーフロー処理回路４１から、許容最大値“ＦＦＦ
Ｆ”も与えられている。タイマー回路２０からオーバー
フロー処理回路４１に対しては、オーバーフローフラグ
が与えられており、このオーバーフローフラグが立った
場合には、オーバーフロー処理回路４１からの指示によ
り、セレクタ３２は、許容最大値“ＦＦＦＦ”を選択す
る。なお、この実施例では、アナログ信号については、
許容最大値が電源電圧値となるように設計してあるた
め、特にオーバーフロー処理は行っていない。
全体回路の一例を図４に示す。ここで、破線で囲った構
成要素が、すべて単一の半導体チップ１００内に形成さ
れる。Ａ／Ｄ変換器１０によって変換されたデータおよ
びタイマー回路２０によって変換されたデータは、いず
れもセレクタ３２に与えられる。セレクタ３２には、オ
ーバーフロー処理回路４１から、許容最大値“ＦＦＦ
Ｆ”も与えられている。タイマー回路２０からオーバー
フロー処理回路４１に対しては、オーバーフローフラグ
が与えられており、このオーバーフローフラグが立った
場合には、オーバーフロー処理回路４１からの指示によ
り、セレクタ３２は、許容最大値“ＦＦＦＦ”を選択す
る。なお、この実施例では、アナログ信号については、
許容最大値が電源電圧値となるように設計してあるた
め、特にオーバーフロー処理は行っていない。
【００１５】レジスタ４２には、２つのフィルタ定数
α，βが格納されており、セレクタ３１によっていずれ
か一方が選択され、演算部４０に与えられる。演算部４
０は、サンプリング制御回路４３から与えられるサンプ
リングパルスの周期に同期して、上述した３段階の演算
を行う。演算結果（αＸ，βＹ，Ｙ）は、セレクタ３７
を介して、レジスタ４４内の所定の格納位置に収納さ
れ、これらの値は、必要に応じて演算部４０へ取り込ま
れる。Ｉ／Ｏ部４５は、レジスタ内の演算結果ＹをＣＰ
Ｕへ出力するためのインターフェイスとしての機能を有
するとともに、ＣＰＵからの指示を、Ａ／Ｄ変換器１
０，タイマー回路２０，レジスタ４２に与える機能を有
する。したがって、Ａ／Ｄ変換器１０およびタイマー回
路２０は、ＣＰＵから制御することが可能であり、ま
た、レジスタ４２内のフィルタ定数α，βは、ＣＰＵか
ら設定することが可能である。
α，βが格納されており、セレクタ３１によっていずれ
か一方が選択され、演算部４０に与えられる。演算部４
０は、サンプリング制御回路４３から与えられるサンプ
リングパルスの周期に同期して、上述した３段階の演算
を行う。演算結果（αＸ，βＹ，Ｙ）は、セレクタ３７
を介して、レジスタ４４内の所定の格納位置に収納さ
れ、これらの値は、必要に応じて演算部４０へ取り込ま
れる。Ｉ／Ｏ部４５は、レジスタ内の演算結果ＹをＣＰ
Ｕへ出力するためのインターフェイスとしての機能を有
するとともに、ＣＰＵからの指示を、Ａ／Ｄ変換器１
０，タイマー回路２０，レジスタ４２に与える機能を有
する。したがって、Ａ／Ｄ変換器１０およびタイマー回
路２０は、ＣＰＵから制御することが可能であり、ま
た、レジスタ４２内のフィルタ定数α，βは、ＣＰＵか
ら設定することが可能である。
【００１６】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。特
に、上述したフィルタ演算は、一例として示したもので
あり、どのようなフィルタ演算を行う装置に対しても本
発明は適用可能である。たとえば、α＋β＝２１６とな
るように設定した上、β＝２１６−αとなるように設定
すれば、β＝（１−α）となるので、定数αを論理反転
させて１を加えた値を定数βの代わりに用いるようにす
ることも可能である。
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。特
に、上述したフィルタ演算は、一例として示したもので
あり、どのようなフィルタ演算を行う装置に対しても本
発明は適用可能である。たとえば、α＋β＝２１６とな
るように設定した上、β＝２１６−αとなるように設定
すれば、β＝（１−α）となるので、定数αを論理反転
させて１を加えた値を定数βの代わりに用いるようにす
ることも可能である。
【００１７】
【発明の効果】以上のとおり本発明によれば、センサか
らのアナログ信号またはパルス信号をデジタルデータに
変換する変換器と、このデジタルデータに対して特定の
フィルタ演算を行うフィルタ演算回路とを、単一の半導
体チップ内に組み込むようにしたため、車両用センサか
ら取り込んだ信号を、ＣＰＵが処理できる状態で取り込
むための簡単な構造のデータ入力装置が実現できる。
らのアナログ信号またはパルス信号をデジタルデータに
変換する変換器と、このデジタルデータに対して特定の
フィルタ演算を行うフィルタ演算回路とを、単一の半導
体チップ内に組み込むようにしたため、車両用センサか
ら取り込んだ信号を、ＣＰＵが処理できる状態で取り込
むための簡単な構造のデータ入力装置が実現できる。
【図１】本発明に係る車載用データ入力装置の基本構成
を示すブロック図である。
を示すブロック図である。
【図２】図１に示す装置におけるフィルタ演算回路３０
の一構成例を示す回路図である。
の一構成例を示す回路図である。
【図３】図２に示す回路に用いるオーバーフロー処理回
路の一例を示す回路図である。
路の一例を示す回路図である。
【図４】図１に示す半導体チップ１００の全体回路の一
例を示す回路図である。
例を示す回路図である。
１０…Ａ／Ｄ変換器 ２０…タイマー回路 ３０…フィルタ演算回路 ３１〜３４，３２ａ…セレクタ ３５…演算モジュール ３６，３７…セレクタ ３８，３９…レジスタ ４０…演算部 ４１…オーバーフロー処理回路 ４２…レジスタ ４３…サンプリング制御回路 ４４…レジスタ ４５…Ｉ／Ｏ部 １００…半導体チップ ２００…ＣＰＵ
Claims (2)
- 【請求項１】 車両に取り付けられたセンサからの信号
を、車両制御用のＣＰＵに取り込むための車載用データ
入力装置であって、 センサからのアナログ信号またはパルス信号をデジタル
データに変換する変換器と、 前記変換器によって得られるデジタルデータに対して、
予め定められた特定のフィルタ演算を行うフィルタ演算
回路と、 を単一の半導体チップの中に組み込み、 前記フィルタ演算回路を、加算または乗算を行う演算モ
ジュールと、前記演算モジュールに対して第１の入力デ
ータを与える第１のセレクタと、前記演算モジュールに
対して第２の入力データを与える第２のセレクタと、前
記演算モジュールによる第１の乗算結果を一時保持する
第１のレジスタと、前記演算モジュールによる第２の乗
算結果を一時保持する第２のレジスタと、によって構成
し、 前記第１のセレクタにより第１のフィルタ定数αを、前
記第２のセレクタによりセンサに基づいて得られるデジ
タルデータＸを、それぞれ選択して前記演算モジュール
に入力データとして与えて第１の乗算を行い、その結果
αＸを前記第１のレジスタに保持し、 前記第１のセレクタにより第２のフィルタ定数βを、前
記第２のセレクタにより前回のフィルタ演算結果Ｙを、
それぞれ選択して前記演算モジュールに入力データとし
て与えて第２の乗算を行い、その結果βＹを前記第２の
レジスタに保持し、 前記第１のセレクタにより前記第１のレジスタ内のデー
タαＸを、前記第２のセレクタにより前記第２のレジス
タ内のデータβＹを、それぞれ選択して前記演算モジュ
ールに入力データとして与えて加算を行い、その結果を
今回のフィルタ演算結果として出力することができるよ
うに、前記各セレクタに選択動作を行わせるように構成
した ことを特徴とする車載用データ入力装置。 - 【請求項２】 請求項１に記載の車載用データ入力装置
において、センサに基づいて得られるデジタルデータＸ
が、フィルタ演算回路の処理ビット数をオーバーフロー
していたときに、前記デジタルデータＸの代わりに、前
記処理ビット数の範囲内の最大値を示すデータを第１の
セレクタに供給するオーバーフロー処理回路を更に設け
たことを特徴とする車載用データ入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20197192A JP3274182B2 (ja) | 1992-07-06 | 1992-07-06 | 車載用データ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20197192A JP3274182B2 (ja) | 1992-07-06 | 1992-07-06 | 車載用データ入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0624281A JPH0624281A (ja) | 1994-02-01 |
| JP3274182B2 true JP3274182B2 (ja) | 2002-04-15 |
Family
ID=16449801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20197192A Expired - Fee Related JP3274182B2 (ja) | 1992-07-06 | 1992-07-06 | 車載用データ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3274182B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006184049A (ja) * | 2004-12-27 | 2006-07-13 | Topre Corp | 入力装置 |
-
1992
- 1992-07-06 JP JP20197192A patent/JP3274182B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0624281A (ja) | 1994-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0577101B1 (en) | Multiplier accumulator | |
| US5684728A (en) | Data processing system having a saturation arithmetic operation function | |
| US5983333A (en) | High speed module address generator | |
| JP3274182B2 (ja) | 車載用データ入力装置 | |
| JP2567411B2 (ja) | データ処理回路 | |
| US20010037350A1 (en) | Arrangement and method for signal processing and storing | |
| JP3334901B2 (ja) | プログラマブルコントローラ | |
| JPS63311402A (ja) | Ｐｌｃ装置 | |
| KR940001557B1 (ko) | 집적회로장치(integrated circuit device) | |
| JP3300214B2 (ja) | 複合演算器 | |
| JP3525582B2 (ja) | ビット操作回路 | |
| US6314132B1 (en) | Microprocessor structure and method for implementing digital filter operations | |
| JP3125672B2 (ja) | ディジタルフィルタ | |
| JP2530916B2 (ja) | 演算回路 | |
| JP3110072B2 (ja) | 事前正規化回路 | |
| JP3210356B2 (ja) | データのゼロ判定装置 | |
| US6459752B1 (en) | Configuration and method for determining whether the counter reading of a counter has reached a predetermined value or not | |
| KR100204571B1 (ko) | 마아크로 제어기에 의한 이벤트 신호 제어 회로 | |
| SU788363A1 (ru) | Цифровой умножитель частоты | |
| JP2998324B2 (ja) | 正規化シフト装置および正規化シフト方法 | |
| JPH08316836A (ja) | 信号処理回路 | |
| JPH06250870A (ja) | デジタルシグナルプロセッサ | |
| JPS62274302A (ja) | 制御装置の処理方法 | |
| JPS63146131A (ja) | デ−タ生成処理方式 | |
| KR960029979A (ko) | 디지탈 신호 처리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |