JP3334901B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP3334901B2 JP3334901B2 JP28018591A JP28018591A JP3334901B2 JP 3334901 B2 JP3334901 B2 JP 3334901B2 JP 28018591 A JP28018591 A JP 28018591A JP 28018591 A JP28018591 A JP 28018591A JP 3334901 B2 JP3334901 B2 JP 3334901B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- input
- value
- sampling timing
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
ローラに関する。
力信号を入力する時にノイズの除去を目的として設けら
れるプログラマブルコントローラの入力フィルタ手段は
ＣＰＵをプログラムにより動作させて得られる構成であ
り、ＣＲ時定数を用いた信号発生手段からの割り込み信
号で起動して外部入力信号を取り込むようになってい
た。
は入力フィルタ手段の起動はＣＲ時定数で決まるただ一
つの値に決定されていたので、ノイズ状況が悪くて、フ
ィルタ定数を大きくしたい場合はハードウェアの変更が
必要であった。本発明は、上述の点に鑑みて為されたも
ので、その目的とするところは入力フィルタ手段の定数
を容易に変換することができるプログラマブルコントロ
ーラを提供するにある。
めに、請求項１記載の発明は、ＣＰＵと、ＲＯＭと、Ｒ
ＡＭと、入、出力インターフェースとを基本的に備え、
ＣＰＵによりユーザプログラムに沿った制御処理を行な
うプログラマブルコントローラにおいてクロックをカウ
ントしてカウント値が一定値に達するとサンプリングタ
イミングの信号を発生するサンプリングタイミング発生
手段と、上記サンプリングタイミング発生手段が発生す
る信号によって起動され、上記入力インターフェースを
介して入力する外部入力信号をサンプリングする入力サ
ンプリング処理手段と、上記入力サンプリング処理手段
でサンプリングされる上記外部入力信号の入力値が複数
回連続して同じ値であれば採用して入力イメージメモリ
に記録する入力フィルタ手段と、上記サンプリングタイ
ミング発生手段がカウントする上記一定値を設定変更す
るフィルタ定数変更手段とを備え、上記サンプリングタ
イミング発生手段は、上記サンプリングタイミングを決
める上記一定値に対応するクロック数を記憶するサンプ
リングタイミング記憶手段、及びサンプリングタイミン
グ記憶手段に記憶されているクロック数がセットされ、
システムクロックが発生する度にセット値から１ずつ減
算された値が更新記憶されるサンプリング計算用記憶手
段を成すＲＡＭと、上記減算を行ないサンプリング計算
用記憶手段の記憶値が０になる と、上記入力サンプリン
グ処理手段を起動させるとともに上記サンプリング計算
用記憶手段にサンプリングタイミング記憶手段に記憶さ
れているクロック数を転送してセットする手段を成すＣ
ＰＵとで構成されたものである。
数を用いた場合のようにハードウェアを変更することな
く、入力フィルタ手段のフィルタ定数を簡単に変更する
ことが可能となり、このフィルタ定数を簡単に変更する
ことができるので、使用環境によってフィルタ定数を容
易に対応させることができ、しかもハードウェアの変更
を伴わないのでコストも易く、さらにカウンタを外部に
設けることなく、ＣＰＵと、ＲＡＭとを利用してサンプ
リングタイミング発生手段を構成することができ、より
構成が簡単になる。
の全体の基本構成を示しており、プログラマブルコント
ローラの全体的の処理、制御を行なうＣＰＵ１と、プロ
グラマブルコントローラの動作プログラムを格納したＲ
ＯＭ２と、ユーザプログラムのロードや、ワークエリ
ア、更にはＣＰＵ１の演算処理のデータの一時格納等に
用いられるＲＡＭ３と、外部入力信号を取り込んだり、
外部へ出力信号を出力するための入／出力インターフェ
ース５とからなる。
理を行なう等各種機能手段を、ＲＯＭ２に格納した動作
プログラムにより構成するもので、本発明にかかる入力
サンプリング処理手段、更に入力フィルタ手段、フィル
タ定数設定変更手段、サンプリングタイミング発生手段
もプログラムによって動作する機能である。
ＰＵ１及びＲＡＭ３を利用して構成しており、さらにＲ
ＡＭ３を利用して、サンプリングタイミング手段のため
のサンプリングタイミング記憶用メモリ〔ａ〕、サンプ
リングタイミング計算用メモ リ〔ａ〕’、入力状態記憶
メモリ〔ｂ〕、入力イメージメモリ〔ｃ〕を構成する。
クを用いてサンプリングタイミング計算と、上記メモリ
〔ａ〕，〔ａ〕’のデータの転送や、更新の処理を行な
う手段を動作プログラムにより構成する。
示すようにでサンプリングタイミング計算用メモリ
〔ａ〕’にセットした一定値を、システム基本クロック
発生の度に１減算して更新し、でその更新値が０にな
ったかどうかを判定し、０でなければに飛んでシステ
ムクロックを作成する処理を行い、に戻る。そしてサ
ンプリングタイミング計算用メモリ〔ａ〕’の値が減算
により０になると、ＣＰＵ１はサンプリングタイミング
記憶用メモリ〔ａ〕に予めセットしている一定値をサン
プリングタイミング計算用メモリ〔ａ〕’に転送してセ
ットし、このセット後、ＣＰＵ１は入力ポートより外部
入力信号のデータを読み出し、で内部レジスタＡにセ
ットするとともに、内部レジスタＡにセットされたデー
タを更に内部レジスタＸにセットする。
態記憶メモリ〔ｂ〕に記憶されている前回サンプリング
した値との不一致を検出し、その不一致ビットのみを内
部レジスタＡに不一致データとして設定する。またその
内部レジスタＡの一致ビットの反転値を内部レジスタＢ
に設定して一致データとする。次のでは、上記不一致
データと、ＲＡＭ３で構成される入力イメージメモリ
〔ｃ〕に記憶している前回採用した外部入力信号のデー
タとの論理積〔ＡＮＤ〕演算を行なって、内部レジスタ
Ａにセットする。
して内部レジスタＸにセットしたデータとの論理積〔Ａ
ＮＤ〕演算を行なって、内部レジスタＢにセットする。
この論理積演算を行なった後、では、で内部レジスタ
Ａにセットされた一致データ と、内部レジスタＢにセッ
トされた不一致データとの論理和〔ＯＲ〕演算を行なっ
て、その演算値を今回の外部入力信号のデータとして採
用し、入力イメージメモリ〔ｃ〕に記憶する。同時に入
出力リフレッシュを行なうとともに今回サンプリングし
て内部レジスタＸにセットしているデータを入力状態記
憶メモリ〔ｂ〕に記憶する。
の入力サンプリング処理と、入力フィルタとしての機能
を果たし、の処理に移行するのである。
回データを継続し、一致データは今回サンプリングした
データを採用することになるので、サンプリング間隔よ
り小さい巾のデータは確定せず、サンプリング巾の２倍
より大きいデータは確実に確定させることができるの
で、入力フィルタ手段として機能することができるので
ある。
数を変更した場合には、図３に示すようにキーボード等
のデータ入力手段からパラレル或いはシリアルデータに
よりフィルタ定数変更命令をＣＰＵ１に与える。命令を
受信したＣＰＵ１は命令とともに送られてきたフィルタ
定数を取り出して、取り出したフィルタ定数、つまり本
実施例ではサンプリングタイミング記憶用メモリ〔ａ〕
に記憶させる一定値を、サンプリングタイミング記憶用
メモリ〔ａ〕及びサンプリングタイミング計算用メモリ
〔ａ〕’に設定するのである。
ントローラにおいてクロックをカウントしてカウント値
が一定値に達するとサンプリングタイミングの信号を発
生するサンプリングタイミング発生手段と、上記サンプ
リングタイミング発生手段が発生する信号によって起動
され、上記入力インターフェースを介して入力する外部
入力信号をサンプリングする入力サンプリング処理手段
と、上記入力サンプリング処理手段でサンプリングされ
る上記外部入力信号の入力値が複数回連続して同じ値で
あれば採用して入力イメージメモリに記録する入力フィ
ルタ手段と、上記サンプリングタイミング発生手段がカ
ウントする上記一定値を設定変更するフィルタ定数変更
手段とを備え、上記サンプリングタイミング発生手段
は、上記サンプリングタイミングを決める上記一定値に
対応するクロック数を記憶するサンプリングタイミング
記憶手段、及びサンプリングタイミング記憶手段に記憶
されているクロック数がセットされ、システムクロック
が発生する度にセット値から１ずつ減算された値が更新
記憶されるサンプリング計算用記憶手段を成すＲＡＭ
と、上記減算を行ないサンプリング計算用記憶手段の記
憶値が０になると、上記入力サンプリング処理手段を起
動させるとともに上記サンプリング計算用記憶手段にサ
ンプリングタイミング記憶手段に記憶されているクロッ
ク数を転送してセットする手段を成すＣＰＵとで構成さ
れたので、ハードウェアを変更することなく入力フィル
タ手段のフィルタ定数を簡単に変更することができ、ま
たフィルタ定数を簡単に変更することができるので、使
用環境によってフィルタ定数を容易に対応させることが
でき、しかもハードウェアの変更を伴わないのでコスト
も安価になるという効果がある。さらに、カウンタを外
部に設けることなく、ＣＰＵと、ＲＡＭとを利用してサ
ンプリングタイミング発生手段を構成することができ、
より構成が簡単になるという効果がある。
動作説明用フローチャートである。
用フローチャートである。
Claims (1)
- 【請求項１】ＣＰＵと、ＲＯＭと、ＲＡＭと、入、出力
インターフェースとを基本的に備え、ＣＰＵによりユー
ザプログラムに沿った制御処理を行なうプログラマブル
コントローラにおいてクロックをカウントしてカウント
値が一定値に達するとサンプリングタイミングの信号を
発生するサンプリングタイミング発生手段と、上記サン
プリングタイミング発生手段が発生する信号によって起
動され、上記入力インターフェースを介して入力する外
部入力信号をサンプリングする入力サンプリング処理手
段と、上記入力サンプリング処理手段でサンプリングさ
れる上記外部入力信号の入力値が複数回連続して同じ値
であれば採用して入力イメージメモリに記録する入力フ
ィルタ手段と、上記サンプリングタイミング発生手段が
カウントする上記一定値を設定変更するフィルタ定数変
更手段とを備え、上記サンプリングタイミング発生手段
は、上記サンプリングタイミングを決める上記一定値に
対応するクロック数を記憶するサンプリングタイミング
記憶手段、及びサンプリングタイミング記憶手段に記憶
されているクロック数がセットされ、システムクロック
が発生する度にセット値から１ずつ減算された値が更新
記憶されるサンプリング計算用記憶手段を成すＲＡＭ
と、上記減算を行ないサンプリング計算用記憶手段の記
憶値が０になると、上記入力サンプリング処理手段を起
動させるとともに上記サンプリング計算用記憶手段にサ
ンプリングタイミング記憶手段に記憶されているクロッ
ク数を転送してセットする手段を成すＣＰＵとで構成さ
れたことを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28018591A JP3334901B2 (ja) | 1991-10-28 | 1991-10-28 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28018591A JP3334901B2 (ja) | 1991-10-28 | 1991-10-28 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119811A JPH05119811A (ja) | 1993-05-18 |
| JP3334901B2 true JP3334901B2 (ja) | 2002-10-15 |
Family
ID=17621484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28018591A Expired - Lifetime JP3334901B2 (ja) | 1991-10-28 | 1991-10-28 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334901B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3925062B2 (ja) * | 2000-09-19 | 2007-06-06 | 三菱電機株式会社 | 車載電子制御装置 |
| JP3783845B2 (ja) | 2001-05-09 | 2006-06-07 | 三菱電機株式会社 | 車載電子制御装置 |
| JP3842144B2 (ja) | 2002-02-20 | 2006-11-08 | 三菱電機株式会社 | 車載電子制御装置 |
| JP3697427B2 (ja) | 2002-05-20 | 2005-09-21 | 三菱電機株式会社 | 車載電子制御装置 |
-
1991
- 1991-10-28 JP JP28018591A patent/JP3334901B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05119811A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3334901B2 (ja) | プログラマブルコントローラ | |
| JP2600598B2 (ja) | パルス幅判別回路 | |
| JP2752076B2 (ja) | プログラマブル・コントローラ | |
| JPH04280507A (ja) | ディジタルノイズ消去方式 | |
| JP3082781B2 (ja) | ディジタル信号用フィルタ | |
| JP2604562B2 (ja) | パルス間隔計測装置 | |
| JP3274182B2 (ja) | 車載用データ入力装置 | |
| JP3482417B2 (ja) | トリガーレベル可変のデジタルデータ長時間記録装置 | |
| JP2990111B2 (ja) | タイマ回路 | |
| JP3633747B2 (ja) | マイクロプロセッサのプログラムデバッグ装置 | |
| SU1290285A1 (ru) | Устройство дл управлени энергопотреблением микропроцессорной системы | |
| JP2530916B2 (ja) | 演算回路 | |
| JP3621539B2 (ja) | リアルタイム・データ・バッファ装置 | |
| JPS6115464B2 (ja) | ||
| JP2001144616A (ja) | 逐次比較型ａ／ｄコンバータ | |
| JP3212332B2 (ja) | 多軸位置検出装置 | |
| JP3033334B2 (ja) | データ記憶装置 | |
| JPH0820941B2 (ja) | マイクロプロセッサ | |
| JP2576208Y2 (ja) | 時刻変更回路 | |
| JPH04310138A (ja) | データ伝送装置のデバッグ方法 | |
| JPS5995719A (ja) | デ−タ処理装置 | |
| JP2001043066A (ja) | 加算回路リセットシステム | |
| JPS62255883A (ja) | ロジツクアナライザ | |
| JPH0246266U (ja) | ||
| JPH0659910A (ja) | タイマ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |