JP3212332B2 - 多軸位置検出装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数の位置エンコーダの
位置データを検出する多軸位置検出装置に関するもので
ある。

【０００２】

【従来の技術】送り機構の位置決め制御や位置の監視な
どを行う目的で送り機構の位置を検出する場合、送り機
構にロータリーエンコーダなどの位置エンコーダを取り
付けておき、位置エンコーダごとに方向弁別回路と加減
算カウンタとを設け、方向弁別回路で位置エンコーダか
ら発信せられる発信パルス信号の位相差を検出して加減
方向を弁別するとともに、加算パルス信号もしくは減算
パルス信号を得、加減算カウンタでこの加算パルス信号
と減算パルス信号を加減計数することによって位置エン
コーダの位置データを加減算カウンタに得て、送り機構
の位置を検出している。

【０００３】

【発明が解決しようとする課題】しかし、この従来の方
式では、位置エンコーダごとに方向弁別回路と加減算カ
ウンタが必要であり、送り機構の数が増大して位置エン
コーダの数が増大すると位置エンコーダの位置データを
検出する回路も増大するという欠点がある。本発明はこ
のような点に鑑みて創案されたもので、その目的とする
ところは、単一の方向弁別手段と単一の加減計数手段と
により複数の位置エンコーダの位置データを検出するこ
とのできる多軸位置検出装置を提供するものである。

【０００４】

【課題を解決するための手段】つまり、その目的を達成
するための手段は、各位置エンコーダと対応するアドレ
スに各位置エンコーダの今回エンコーダステータスを格
納するようにした今回エンコーダステータスメモリと、
各位置エンコーダと対応するアドレスに各位置エンコー
ダの前回エンコーダステータスを格納するようにした前
回エンコーダステータスメモリと、各位置エンコーダと
対応してあらかじめ定められているアドレスに各位置エ
ンコーダの位置データを格納するようにした位置データ
メモリと、スキャン開始信号が与えられると各位置エン
コーダのエンコーダステータスを順次スキャンし、読み
込んだエンコーダステータスを今回エンコーダステータ
スメモリの対応するアドレスにそれぞれ書き込み、全位
置エンコーダの今回エンコーダステータスを今回エンコ
ーダステータスメモリに得たときにスキャン終了信号を
発生するようにしたエンコーダステータススキャン回路
と、各位置エンコーダの位置データ検出演算ごとに、今
回エンコーダステータスメモリから読み出されている今
回エンコーダステータスと前回エンコーダステータスメ
モリから読み出されている前回エンコーダステータスを
それぞれ入力して比較演算を行い今回エンコーダステー
タスと前回エンコーダステータスに差異があるときに、
その差異の内容に応じて加算信号もしくは減算信号を出
力するようにした加減検出回路と、各位置エンコーダの
位置データ検出演算ごとに、位置データメモリから読み
出されている位置データを保持し、前記加減検出回路よ
り加算信号が与えられたときに保持している位置データ
に所定量を加え、前記加減検出回路より減算信号が与え
られたときに保持している位置データから所定量を減じ
るようにした加減演算レジスタと、どの位置エンコーダ
のエンコーダステータスの遷移周期よりも短い任意の周
期ごとにスキャン開始信号を発生してエンコーダステー
タススキャン回路に与えるとともに、エンコーダステー
タススキャン回路よりスキャン終了信号が与えられたと
きに、各位置エンコーダの位置データ検出演算を起動す
るようにしたタイミング信号発生回路からなっているも
のである。前回エンコーダステータスメモリは、各位置
エンコーダの位置検出演算ごとに今回エンコーダステー
タスメモリから読み出されている今回エンコーダステー
タスを前回エンコーダステータスメモリの対応するアド
レスに書き込むことができるように、今回エンコーダス
テータスメモリと接続がなされる。

【０００５】

【作用】まずエンコーダステータスについて説明する。
Ｎ相の位置エンコーダの発信パルス信号をＮビットの組
み合わせ信号として読み込んだときに、これをエンコー
ダステータスとすると、この位置エンコーダの発信パル
ス信号の１パルス分で２Ｎ回のエンコーダステータスの
遷移が発生することになり、かつ発信パルス信号が加算
方向に変化しているときと減算方向に変化しているとき
とではエンコーダステータスの遷移の起こり方は必ず異
なる。すなわち、位置エンコーダのエンコーダステータ
スの遷移を検出してエンコーダステータスの遷移の発生
した回数を遷移の起こり方によって加減計数すれば、位
置エンコーダの位置データを検出することができる。な
お、エンコーダステータスは、Ｎ相の位置エンコーダの
発信パルス信号の１パルス分で２Ｎ回の遷移を発生し、
かつ発信パルス信号が加算方向に変化しているときと減
算方向に変化しているときとでその遷移の起こり方が必
ず異なるようになっているのであれば、任意のビット数
の任意の組み合わせ信号に置き換えることができる。

【０００６】本発明の多軸位置検出装置は、位置エンコ
ーダのエンコーダステータスの遷移周期よりも短い任意
の周期ごとに位置エンコーダのエンコーダステータスを
読み込んで、このエンコーダステータスを今回エンコー
ダステータスとして今回エンコーダステータスメモリに
格納するとともに、１周期前に読み込んだエンコーダス
テータスを前回エンコーダステータスとして前回エンコ
ーダステータスメモリに格納するようにしておき、位置
データ検出演算において今回エンコーダステータスを今
回エンコーダステータスメモリから前回エンコーダステ
ータスを前回エンコーダステータスメモリからそれぞれ
読み出して比較演算を行い、今回エンコーダステータス
と前回エンコーダステータスの差異の有無によってエン
コーダステータスの遷移を検出し、差異があればその差
異の内容に応じて加算信号もしくは減算信号を得るよう
にし、これを加減計数して位置データを検出するように
したものである。

【０００７】つぎに各手段がどのような作用をなすかに
ついて説明する。タイミング信号発生回路は、どの位置
エンコーダのエンコーダステータスの遷移周期よりも短
い任意の周期ごとにスキャン開始信号を発生してエンコ
ーダステータススキャン回路に与える。また、エンコー
ダステータススキャン回路よりスキャン終了信号が与え
られたときに各位置エンコーダの位置データ検出演算を
起動するように作用する。前記スキャン開始信号がタイ
ミング信号発生回路より与えられると、エンコーダステ
ータススキャンを順次スキャンし、読み込んだエンコー
ダステータスを今回エンコーダステータスメモリの対応
するアドレスにそれぞれ書き込み、全位置エンコーダの
今回エンコーダステータスを今回エンコーダステータス
メモリに得たときにスキャン終了信号を発生してタイミ
ング信号発生回路に与える。複数の位置エンコーダの位
置データを検出するために、位置データ検出演算は位置
エンコーダ数分行われるのであって、各位置エンコーダ
の位置データの検出演算ごとにつぎに説明する動作が実
行される。

【０００８】位置データメモリから位置データ検出演算
を行う位置エンコーダの位置データを読み出して加減演
算レジスタに保持する。今回エンコーダステータスメモ
リから位置データ検出演算を行う位置エンコーダの今回
エンコーダステータスを、また前回エンコーダステータ
スメモリから位置データ検出演算を行う位置エンコーダ
の前回エンコーダステータスをそれぞれ読み出して加減
検出回路に入力する。加減検出回路は、入力せられてい
る今回エンコーダステータスと前回エンコーダステータ
スに差異があるときに、その差異の内容に応じて加算信
号もしくは減算信号を出力して加減演算レジスタに与え
る。

【０００９】加減演算レジスタは、前記加減検出回路よ
り加算信号が与えられたときに保持している位置データ
に所定量を加え、また減算信号が与えられたときに保持
している位置データから所定量を減じるように作用する
ので、この加減演算レジスタに保持している位置データ
を位置データメモリの同じアドレスに書き込むことによ
って、位置エンコーダのエンコーダステータスに遷移が
なければ位置データメモリの位置データは変化すること
なく、また遷移があれば位置データメモリの位置データ
は更新されることになる。前回エンコーダステータスメ
モリには、次の周期で行われる位置データ検出演算で使
用するために、今回エンコーダステータスメモリから読
み出されている今回エンコーダステータスが書き込まれ
る。

【００１０】

【実施例】以下、本発明の一実施例について図面を参照
して詳述する。図１は本発明の一実施例を示すブロック
図であって、図１においては、Ｅ１，Ｅ２，Ｅ３‥‥Ｅ
ｎはｎ個の位置エンコーダで、それぞれ後述するエンコ
ーダステータスを有しているものである。１はタイミン
グ信号発生回路、２はエンコーダステータススキャン回
路、３は今回エンコーダステータスメモリであって、Ｗ
Ｄ３は書き込みデータ端子、ＲＤ３は読み出しデータ端
子、Ｗ３は書き込み信号端子、Ｒ３は読み出し信号端
子、Ｎ３はアドレス更新信号端子、４は前回エンコーダ
ステータスメモリであって、ＷＤ４は書き込みデータ端
子、ＲＤ４は読み出しデータ端子、Ｗ４は書き込み信号
端子、Ｒ３は読み出し信号端子、Ｎ４はアドレス更新信
号端子、５は位置データメモリであって、ＷＤ５は書き
込みデータ端子、ＲＤ５は読み出しデータ端子、Ｗ５は
書き込み信号端子、Ｒ５は読み出し信号端子、Ｎ５はア
ドレス更新信号端子、６は加減検出回路、７は加減演算
レジスタであって、Ｌは保持信号端子、ＣＩは位置デー
タ入力端子、ＣＯは位置データ出力端子である。

【００１１】今回エンコーダステータスメモリ３と前回
エンコーダステータスメモリ４と位置データメモリ５
は、それぞれ各位置エンコーダＥ１，Ｅ２，Ｅ３‥‥Ｅ
ｎに対応してそれぞれのアドレスを指定するためアドレ
スポインタ（図示せず）を有しており、今回エンコーダ
ステータスメモリ３はアドレス更新信号端子Ｎ３に、前
回エンコーダステータスメモリ４はアドレス更新信号端
子Ｎ４に、位置データメモリ５はアドレス更新信号端子
Ｎ５にアドレスを更新するための信号が与えられると、
次の位置エンコーダに対応するアドレスを指定するよう
にそれぞれのアドレスポインタのデータを更新する。

【００１２】図２は図１における各位置エンコーダＥ
１，Ｅ２，Ｅ３‥‥Ｅｎの発信パルス信号波形とエンコ
ーダステータスの遷移の例を示す図であって、加算方向
に変化する１パルス分の発信パルス信号波形（ａ）のエ
ンコーダステータスは（ｃ）のように遷移し、減算方向
に変化する１パルス分の発信パルス信号波形（ｂ）のエ
ンコーダステータスは（ｄ）のように遷移する。

【００１３】図３は図１における加減検出回路６の論理
テーブルであって、今回エンコーダステータス入力と前
回エンコータステータス入力の比較演算の結果を表わし
ており、加減検出回路６は、今回エンコーダステータス
ｅｎと前回エンコーダステータスｅｏに図３に示すよう
な差異があるときに、加算信号ｕもしくは減算信号ｄを
出力するように回路が構成されている。各位置エンコー
ダＥ１，Ｅ２，Ｅ３‥‥Ｅｎの位置データは、次のよう
にして位置データメモリ５の各アドレスに得られる。タ
イミング信号発生回路１は、各位置エンコーダＥ１，Ｅ
２，Ｅ３‥‥Ｅｎのどの位置エンコーダステータスの遷
移周期よりも短い任意の周期ごとにスキャン開始信号ｔ
１を発生する。 このスキャン開始信号ｔ１がエンコー
ダステータススキャン回路２に与えられると、エンコー
ダステータススキャン回路２は位置エンコーダＥ１，Ｅ
２，Ｅ３‥‥Ｅｎのエンコーダステータスを順にスキャ
ンし、スキャンした位置エンコーダのエンコーダステー
タスを読み込んで出力し、その位置エンコーダのエンコ
ーダステータスｅｓを今回エンコーダステータスメモリ
３の書き込みデータ端子ＷＤ３に与えるとともに、タイ
ミング信号ｓ１を発生して今回エンコーダステータスメ
モリ３の書き込み信号端子Ｗ３に与えるので、今回エン
コーダステータスメモリ３は今回エンコーダステータス
メモリ３のアドレスポインタが指定しているアドレスに
スキャンした位置エンコーダのエンコーダステータスｅ
ｓを書き込む。次にタイミング信号ｓ２を発生し、オア
ゲートＯＲを通して今回エンコーダステータスメモリ３
のアドレス更新信号端子Ｎ３に与えるので、今回エンコ
ーダステータスメモリ３は次にスキャンする位置エンコ
ーダに対応するアドレスを指定するように今回エンコー
ダスイータスメモリ３のアドレスポインタのデータを更
新する。

【００１４】上述の動作は位置エンコーダ数分、すなわ
ちｎ回繰り返し実行され、全位置エンコーダの今回エン
コーダステータスを今回エンコーダステータスメモリ３
に得た時に、エンコーダステータススキャン回路２はス
キャン終了信号ｓ３を発生する。このスキャン終了信号
ｓ３がタイミング信号発生回路１に与えられると、タイ
ミング信号発生回路１は各位置エンコーダの位置データ
検出演算を起動する。各位置エンコーダの位置データ検
出演算は次のようにして行われる。タイミング信号発生
回路１は、まずタイミング信号ｔ２を発生して位置デー
タメモリ５の読み出し信号端子Ｒ５と加減演算レジスタ
７の保持信号端子Ｌに与える。位置データメモリ５は、
読み出し信号端子Ｒ５にタイミング信号ｔ２が与えられ
ると、位置データメモリ５のアドレスポインタが指定し
ているアドレスから位置データ検出演算を行う位置エン
コーダの位置データを読み出して、読み出しデータ端子
ＲＤ５に出力し、加減演算レジスタ７の位置データ入力
端子ＣＩに与える。加減演算レジスタ７は、保持信号端
子Ｌにタイミング信号ｔ２が与えられると、タイミング
信号ｔ２の後縁で位置データ入力端子ＣＩに与えられて
いる位置データを保持するもので、結果的にはタイミン
グ信号ｔ２よって位置データメモリ５から位置データが
読み出されて加減演算レジスタ７に保持されることにな
る。

【００１５】タイミング信号発生回路１は、次にタイミ
ング信号ｔ３を発生して今回エンコーダステータスメモ
リ３の読み出し信号端子Ｒ３と前回エンコーダステータ
スメモリ４の読み出し信号端子Ｒ４に与える。このタイ
ミング信号ｔ３は、タイミング信号ｔ６が発生するまで
発生している。今回エンコーダステータスメモリ３は読
み出し信号端子Ｒ３にタイミング信号ｔ３が与えられて
いる間は、今回エンコーダステータスメモリ３のアドレ
スポインタが指定しているアドレスから位置データ検出
演算を行う位置エンコーダの今回エンコーダステータス
ｅｎを読み出して、読み出しデータ端子ＲＤ３に出力
し、加減検出回路６に与えるとともに、前回エンコーダ
ステータスメモリ４の書き込みデータ端子ＷＤ４に与え
る。また、前回エンコーダステータスメモリ４は読み出
し信号端子Ｒ４にタイミング信号ｔ３が与えられている
間は、前回エンコーダステータスメモリ４のアドレスポ
インタが指定しているアドレスから位置データ検出演算
を行う位置エンコーダの前回エンコーダステータスｅｏ
を読み出して、読み出しデータ端子ＲＤ４に出力し、加
減検出回路６に与える。

【００１６】タイミング信号発生回路１は、タイミング
信号ｔ３を発生しながら、次にタイミング信号ｔ４を発
生して加減検出回路６に与える。加減検出回路６は、前
述したように与えられている今回エンコーダステータス
ｅｎと前回エンコーダステータスｅｏに、図３に示すよ
うな差異があるときに、加算信号ｕもしくは減算信号ｄ
を出力するように回路が構成されているもので、加算信
号ｕと減算信号ｄはタイミング信号ｔ４に同期して出力
される。加減演算レジスタ７は、加減演算機能を具備す
るレジスタであり、加算信号ｕが与えられると保持して
いる位置データに所定量を加え、減算信号ｄが与えられ
ると保持している位置データから所定量を減じてその結
果を再び保持し、位置データ出力端子ＣＯに出力する。
ここで、位置データに加減する所定量は位置データの最
小単位を決める値を採るが、１としておき位置データを
使用する際に変換してもよい。

【００１７】タイミング信号発生回路１は、タイミング
信号ｔ３を発生しながら、次にタイミング信号ｔ５を発
生して位置データメモリ５の書き込み信号端子Ｗ５と前
回エンコーダステータスメモリ４の書き込み信号端子Ｗ
４に与える。位置データメモリ５の書き込みデータ端子
ＷＤ５には、加減演算レジスタ７の位置データ出力端子
ＣＯから位置データが出力されて与えられているので、
位置データメモリ５の書き込み信号端子Ｗ５にタイミン
グ信号ｔ５が与えられると、位置データメモリ５は位置
データメモリ５のアドレスポインタが指定しているアド
レスに位置データ検出演算を行った位置エンコーダの位
置データを書き込む。また、前回エンコーダステータス
メモリ４の書き込みデータ端子ＷＤ４には、今回エンコ
ーダステータスメモリ３の読み出しデータ端子ＲＤ３か
ら今回エンコーダステータスｅｎが出力されて与えられ
ているので、前回エンコーダステータスメモリ４の書き
込み信号端子Ｗ４にタイミング信号ｔ５が与えられる
と、前回エンコーダステータスメモリ４は前回エンコー
ダステータスメモリ４のアドレスポインタが指令してい
るアドレスに位置データ検出演算を行った位置エンコー
ダの今回エンコーダステータスを書き込んで前回エンコ
ーダステータスを今回エンコーダステータスに置き換え
る。

【００１８】タイミング信号発生回路１は、次にタイミ
ング信号ｔ６を発生して、オアゲートＯＲを通して今回
エンコーダステータスメモリ３のアドレス更新信号端子
Ｎ３に与えるとともに、前回エンコーダステータスメモ
リ４のアドレス更新信号端子Ｎ４と位置データメモリ５
のアドレス更新信号端子Ｎ５に与える。今回エンコーダ
ステータスメモリ３は、タイミング信号ｔ６がアドレス
更新信号端子Ｎ３に与えられると、次に位置データ検出
演算を行う位置エンコーダに対応するアドレスを指定す
るように今回エンコーダステータスメモリ３のアドレス
ポインタのデータを更新する。前回エンコーダステータ
スメモリ４は、タイミング信号ｔ６がアドレス更新信号
端子Ｎ４に与えられると、次に位置データ検出演算を行
う位置エンコーダに対応するアドレスを指定するように
前回エンコーダステータスメモリ４のアドレスポインタ
のデータを更新する。また、位置データメモリ５は、タ
イミング信号ｔ６がアドレス更新信号端子Ｎ５に与えら
れると、次に位置データ検出演算を行う位置エンコーダ
に対応するアドレスを指定するように位置データメモリ
５のアドレスポインタのデータを更新する。

【００１９】上述の位置データ検出演算は、位置エンコ
ーダ数分、すなわちｎ回繰り返し実行され、各位置エン
コーダＥ１，Ｅ２，Ｅ３‥‥Ｅｎの現在の位置データが
位置データメモリ５の各アドレスに得られることにな
る。位置データメモリ５は、位置データ検出演算が起動
中でなければいつでも使用することができるので、本装
置の外部から位置データメモリ５にアクセスできるよう
な手段（図示せず）を設けることによって、外部のマイ
クロコンピュータなどの処理装置から任意の位置エンコ
ーダの現在位置データを読み出して利用することができ
る。また、位置データメモリ５に停電時に位置データを
保持しておくことができるように、電池（図示せず）を
接続しておけば、不揮発性の多軸位置検出装置として利
用することができる。

【００２０】図４は、図１の実施例において、今回エン
コーダステータスメモリ３と前回エンコーダステータス
メモリ４にＦＩＦＯ（ファーストイン・ファーストアウ
ト）メモリを使用した例である。ＦＩＦＯメモリは、書
き込み信号端子に書き込み信号を与えると、また読み出
し信号端子に読み出し信号を与えると、それぞれの信号
の後縁でアドレスポインタのデータを更新するので、図
４において、今回エンコーダステータスメモリ３と前回
エンコーダステータスメモリ４のアドレスポインタのデ
ータを更新する信号は不要となり削除してある。

【００２１】

【発明の効果】以上説明したように本発明によれば、単
一の方向弁別手段と単一の加減計数手段とにより複数の
位置エンコーダの位置データを検出することのできる多
軸位置検出装置を実現することができ、送り機構の数が
増大して位置エンコーダの数が増大しても位置エンコー
ダの位置データを検出する回路は増大しないので、１軸
当りの位置検出回路のスペースを削減するとともに費用
を低減するという効果がある。

【図面の簡単な説明】

【図１】図１は本発明の一実施例を示す多軸位置検出装
置のブロック図である。

【図２】図２は本発明の一実施例における位置エンコー
ダの発信パルス信号波形とエンコーダステータスの遷移
の例を示す図である。

【図３】図３は本発明の一実施例における加減検出回路
の論理テーブルである。

【図４】図４は図１において今回エンコーダステータス
メモリ３と前回エンコーダステータスメモリ４にＦＩＦ
Ｏメモリを使用した例を示すブロック図である。

【符号の説明】

１ タイミング信号発生回路 ２ エンコーダステータススキャン回路 ３ 今回エンコーダステータスメモリ ４ 前回エンコーダステータスメモリ ５ 位置データメモリ ６ 加減検出回路 ７ 加減演算レジスタ Ｅ１，Ｅ２，Ｅ３‥‥Ｅｎ 位置エンコーダ ＯＲ オアゲート ｓ１ タイミング信号 ｓ２ タイミング信号 ｓ３ スキャン終了信号 ｔ１ スキャン開始信号 ｔ２ タイミング信号 ｔ３ タイミング信号 ｔ４ タイミング信号 ｔ５ タイミング信号 ｔ６ タイミング信号 ｅｓ エンコーダステータス ｅｎ 今回エンコーダステータス ｅｏ 前回エンコーダステータス ｕ 加算信号 ｄ 減算信号

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 複数の位置エンコーダの位置データを検
   出する多軸位置検出装置において、各位置エンコーダと
   対応するアドレスに各位置エンコーダの今回エンコーダ
   ステータスを格納するようにした今回エンコーダステー
   タスメモリと、各位置エンコーダと対応するアドレスに
   各位置エンコーダの前回エンコーダステータスメモリ
   と、各位置エンコーダと対応してあらかじめ定められて
   いるアドレスに各位置エンコーダの位置データを格納す
   るようにした位置データメモリと、スキャン開始信号が
   与えられると各位置エンコーダのエンコーダステータス
   を順次スキャンし読み込んだエンコーダステータスを今
   回エンコーダステータスメモリの対応するアドレスにそ
   れぞれ書き込み、全位置エンコーダの今回エンコーダス
   テータスを今回エンコーダステータスメモリに得たとき
   にスキャン終了信号を発生するようにしたエンコーダス
   テータススキャン回路と、各位置エンコーダの位置デー
   タ検出演算ごとに、今回エンコーダステータスメモリか
   ら読み出されている今回エンコーダステータスと前回エ
   ンコーダステータスメモリから読み出されている前回エ
   ンコーダステータスをそれぞれ入力して比較演算を行
   い、今回エンコーダステータスと前回エンコーダステー
   タスに差異があるときに、その差異の内容に応じて加算
   信号もしくは減算信号を出力するようにした加減検出回
   路と、各位置エンコーダの位置データ検出演算ごとに位
   置データメモリから読み出されている位置データを保持
   し、前記加減検出回路より加算信号が与えられたときに
   保持している位置データに所定量を加え、前記加減検出
   回路より減算信号が与えられたときに保持している位置
   データから所定量を減じるようにした加減演算レジスタ
   と、どの位置エンコーダのエンコーダステータスの遷移
   周期よりも短い任意の周期ごとにスキャン開始信号を発
   生してエンコーダステータススキャン回路に与えるとと
   もに、エンコーダステータススキャン回路よりスキャン
   終了信号が与えられたときに、各位置エンコーダの位置
   データ検出演算を起動するようにしたタイミング信号発
   生回路からなる多軸位置検出装置。