JPS5995719A

JPS5995719A - デ−タ処理装置

Info

Publication number: JPS5995719A
Application number: JP20661682A
Authority: JP
Inventors: Susumu Matsuda; 進松田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1982-11-25
Filing date: 1982-11-25
Publication date: 1984-06-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は一定周期Ｔで外部データを入力し処理を行なう
と共に、このデータを更に周期Ｎの間累積し、その結果
を他へ移送する、マイクロプログラム制御によるデータ
処理装置に関する。

〔発明の技術的背景とその問題点〕

従来より、アナログ／ディジタルコンバータから周期的
に与えられるサンプリングディジタルデータをフィルタ
処理するディジタルフィルタが知られている。

この種ディジタルフィルタは、アナログ／ディジタルコ
ンバータから周期的に与えられるサンプリングディジタ
ルデータをフィルタ処理し、このフィルタ処理の結果を
所定の周期毎にデータ処理装置へ転送する様になってい
る。そしてこのデータ処理装置にディジタルフィルタカ
ラ転送されたデータを用いて種々の処理を行なう。

ところで上述した様に、一定周期Ｔで外部データを入力
し処理する装置であって、且つこのデータを更に同期Ｎ
の間累積しその結果をホスト（上位のデータ処理）へ送
る様なデータ処理装置においては、ホストへ送るデータ
が同期Ｎの間演算結果であることを保証するため入出力
バッファを用意し、入出力バッファ内のデータをホスト
へ転送する。従って、データ処理装置は１周期Ｔで決め
られた演算処理とは別に周期Ｎ毎、データ処理装置内に
累積されたデータを入出力バツ７アヘ移す必要がある。

〔発明の目的〕

本発明は上記要望に基づいてなされたものであり、周期
Ｔで決められた演算処理を中断することなく、周期Ｎで
決められた動作を実行するのに最適なデータ処理装置を
提供することを目的とする。

〔発明の概要〕

本発明はマイクロプログラムによって制卸でれ、且つ一
定周期Ｔで外部データ全六方し、ある時点でのサンプリ
ングデータに対する処理が完了したら一担動作を停止し
、一定時間経過後、次のサンプリングデータに対し上記
処理を行なうと共に、得られるデータを更に周期Ｎの間
累積し、その結果を他へ移すデータ処理装置に関するも
のである。

これを実現するため、アドレスカウンタを初期化したり
、マイクロプログラム制御用のクロックをイネーブル／
ディセーブル制御する手段の他に、サンプリングクロッ
クにょ力値が更新され、周期Ｎで初期値に再設定される
カウンタならびにこのカウンタ値に応じ各種固定値（ア
ドレス）を生成し、制御記憶に収納された分岐マイクロ
命令によシ上記カウンタ値に対応した固定値を基に制御
記憶をアクセスする手段を有す。

これによシ、周期Ｔで定められた演算結果を中断するこ
となく、周期Ｎで決められた演算処理を実行することが
できる。

〔発明の実施例〕

以下、図面を使用して本発明に関し詳細に説明する。

第１図は本発明の実施例を示すブロック図であり、マイ
クロプログラム制御部のみ抽出して示しである。

図において１１は周期Ｔを計数するＴカウンタである。

Ｔカウンタ１１には外部より基本クロック＄０．が供給
され、ここでカウントされた出力はデコーダ１２に供給
される。デコーダ１２では上記Ｔカウンタ１１の値にょ
シ一定時間の経過を検出し、フリップフロップ１３へ供
給する。フリップフロップ１３は上記デコード結果によ
り一定時間が検出されるとｕ　Ｔ−１ｌｆｉのタイミン
グで１クロツクザイクルのみセットされ、サンプリング
のためのトリガ信号（Ｔｒ）となる。１４もフリップフ
ロップである。フリップフロップ１４は上記７リツプフ
ロツプ１３出力を得、フリップフロップ１３の１クロッ
ク分遅延された信号を生成（Ｔカウンタ１１が０”のタ
イミングでセット）シ、クロック制御部１８へ供給する
。

１ｓｔｄマイクロプログラムが格納される制御記憶であ
る。制御記憶１５の各エントリイにはマイクロ命令語が
収納されており、このマイクロ命令語の特定フィールド
にクロック制御ビットが割りつけられている。クロック
制御ビットとに後述するアドレスカウンタあるいにデー
タレジスタへのマイクロプログラム制御用クロックの供
給をイネーブルするかディセーブルするかが定義される
。１６にアドレスカウンタであり、ここで指定てれた値
により上記制御記憶１５がアクセスされ、得られるマイ
クロ命令はデータレジスタ１７へ保持される。

尚、クロック制御ビット１８ＴＰで示されている。

データレジスタ１７に保持されたマイクロ命令のうち、
Ｓ’ｌ’Ｐピットはクロック制卸部１８Ｖｃ供給される
。クロック制御部１８ではクロック制御用ビット（ＳＴ
Ｐ）あるいは７リツプ７０ツブ１４出力と基本クロック
＄０１　とによりマイクロプログラム制御用のクロック
＄Ｃ１を生成し、この８０．のアドレスレジスタ１６及
びデータレジスタ１７への供給を許可したり禁止する様
に作用する。

１９μＮカウンタである。Ｎカウンタ１９には上記フリ
ップフロップ１３出力であるサンプリングトリガ信号が
供給されており、周期Ｎを計数し、デコーダ２０へ供給
する。即ち、サンプリングトリガ信号によシカラントア
ップされ、周期Ｎで初期値に再設定される。デコーダ２
０は上記Ｎカウンタ１９の値が１Ｎ−２ｎであることを
検出し、フリップフロップ２１へ供給する。フリップ７
０ツブ２ノは上記カウンタ２０が“Ｎ−１”のタイミン
グでセットされる。このクリップフロップ２１出力にア
ンドゲート２３の一刀の入力端子へ供給される。アンド
ゲート２３の他方の入力端子へにフリップフロップ１３
出力であるサンプリング）　ＩＪガ信号（Ｔｒ）が供給
式れておシ、ここで論理積条件のとられた結果はＮカウ
ンタ１９のクリア端子へ供給される。

Ｎカウンタ１９によるカウント値は他にアドレス発生器
２２へ供給される。アドレス発生器２２は上記Ｎカウン
タ１９によるカウント値によりアドレスを生成するもの
であって、制御記憶１５に収納された分岐マイクロ命令
によって唯一個のアドレスが選択され、アドレスカウン
タ１６へ供給される。

第２図は本発明にて使用される制御記憶のメモリマツプ
を示す図である。

図中、’ｅ３９　ｋはアドレスを示し、斜線部Ｔは周期
Ｔ毎に必要な演算を行なうマイクロプログラムルーチン
、斜線部Ｎは周期Ｎ間の蓄積データを入出力バッファへ
移すマイクロプログラムルーチンを示す。

第３図、第４図に本発明の動作を示すタイミングチャー
トであシ、それぞれ周期Ｎによるデータ処理装置の動作
例、周期Ｔによるデータ処理装置の動作例を示す。図中
、第１図と同一番号あるいに記号の付されであるものは
第１図のそれと同様あるいは信号を示すものとする。

以下、本発明の動作につき詳述する。

まず、ある時点の入力データに対する一連の処理が完了
したら一担動作を停止し、一定時間経過後、次のサンプ
リングデータに対しその処理を行なう動作から説明する
。

サンプリング周期をＴとすればサンプリングトリガ信号
、即ち、フリップフロップ１３ｕＴカウンタ１１の値が
”Ｔ　−１”のタイミングでセットする必要がある。

従って、Ｔカウンタ２Ｊの値が１Ｔ−２”となったとき
、デコーダ１２出力が１”となり、クリップフロップ１
３がセットされる。

−万、制御記憶１５はアドレスカウンタ１６によシアド
レッシングされ、その内容（マイクロ命令）がデータレ
ジスタ１７へ保持てれる。

アドレスカウンタ１６ならびにデータレジスタ１７はマ
イクロプログラム制御用のクロック＄ＯｔＫよシ制御さ
れる。又、アドレスカウンタ１６は＄０．により更新さ
れる。

ところで制御記憶１５中ＫＵクロック制御ビット（ＳＴ
Ｐ）が定義されておシ、データレジスタ１７中にこのビ
ットがセットされると＄Ｃ８がディセーブルされる。

即ち、得られるマイクロ命令にＳＴＰビットが指示され
ると、データレジスタ１７に８ＴＰが立ち、このタイミ
ングではフリップフロップ１４がセットされないため、
クロック制御部１８Ｖｃより＄０２はディセーブルされ
る。従って、この後、アドレスカウンタ１６、データレ
ジスタ１７の内容は変化しない。

一刀、Ｔカウンタ１ｌｉｌ−ｒ、更新されているため、
Ｔカウンタｌｌ値が＋１Ｔ−２″のタイミングで７リツ
プフロツプ１３がセットし、Ｔカウンタ１１、アドレス
カウンタ１６がクリアされることにより初期化される。

このときには＄０．Ｕ末だディセーブル状態にあるが、
次に７リツプフロツプ１４がセットさｎることにより　
ｓ　ａ２がイネーブルされ、従ってマイクロプログラム
による処理がその初期アドレスより再開される。

以上の動作により、外部データを入力し、そのデータに
定形の処理を行なう動作を一定時間毎に繰返すことがで
きる。

さて、上記データ処理装置が更に周期Ｎでその演算結果
を累積し、これをホストへ転送するケースを考える。周
期Ｔの処理動作により、外部からのサンプリングデータ
が演算処理され、その結果がそれまでの累積値に加えら
れ、新たな累積値となっている。

Ｎカウンタ１９がｔ（０”へ”Ｎ−１”までこの動作を
繰返したとき、データ処理装置内の演算部にはホストへ
送るべきデータが存在するので、これを周期Ｔによる処
理の突き時間を使用して入出力バッファへ移す。

今、第２図に示す様に、周期Ｔの処理が制御記憶１５の
０〜ｉ番地へ、入出力バッファにデータを移す処理がｋ
　−ｋ＋α番地に入っているとすれば、１番地に分岐マ
イクロ命令が挿入されていることにより上記処理が可能
である。このとき、分岐マイクロ命令は以下の様に処理
される。

今、Ｎカウンタ１９が“Ｎ　　Ｊ　））でなければ分岐
マイクロ命令の処理にあたり、アドレス発生器２２はア
ドレスｕｊ”を生成するのでデータ処理装置はサンプリ
ングトリガ信号（Ｔｒ）が発生するまで停止する。Ｎカ
ウンタ１９がｕＮ−１”のと＠は分岐マイクロ命令が出
されたとき、アドレス発生器２２はアドレスｔｔｋ”を
発生する。従って、マイクロプログラムは入出力バック
ァヘデータを移す処理ルーチンへ分岐し、その処理が終
ってから停止する。但し、アドレスカウンタ１６はカウ
ンタタイプのレジスタであり、分岐マイクロ命令によシ
ロードモードとなり、他の場合にはカウントアツプモー
ドで動作する。

Ｎカウンタ１９は６Ｎ−２”のタイミングでサンプリン
グ）　ＩＪガ信号（Ｔｒ）があれば初期値に再設定はれ
る。従って上記動作を繰返し処理できる。上記動作は第
３図、第４図にタイミングチャートとして詳細に示され
ている。

〔発明の効果〕

以上説明の如く本発明によれば、周期Ｔで決められた演
算処理とに別に周期Ｎ毎データ処理装置内に累積された
データを入出力バッファに移すことができ、従って周期
Ｔで決められた演算を中断することなく周期Ｎで決めら
れた動作を実行するデータ処理装置を提供できる。

更に、データ処理装置は周期Ｔ毎に外部データを入力し
、演算処理を行なう。この演算処理がサンプリング周期
Ｔに比べ小さければデータ処理装置の空き時間が大きい
。従って、この空き時間に各種データ処理を行なえばハ
ードウェアの使用効率が向上する。

本発明実施例によれば単にホストへのデータ転送周期Ｎ
間の累積データを入出力バッファへ移す処理についての
み述べだが、例えば、本発明を音声認識装置に応用した
場合、この空き時間を利用して、上記移送処理の他、周
期Ｎ間の音素スペクトルに対する音素類似度の計算、更
には音素スペクトルのノルム計算等の処理を行なうこと
ができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明にて使用される制御記憶のメモリマツプを示す図、
第３図、第４図は本発明の動作を示すタイミングチャー
トであり、それぞれ周期Ｎによるデータ処理装置の動作
例、周期Ｔによるデータ処理装置の動作例を示す。１ノ・・・Ｔカウンタ、１．９　、２１・・・フリップ
７０ツブ、１５・・・制御記憶、１６・・・アドレスカ
ウンタ、１９・・・Ｎカウンタ、２２・・・アドレス発
生器。出願人代理人　弁理士　鈴　江　武　彦第１図２１ｄ第２図第３図第４　閣

Claims

【特許請求の範囲】

アドレスカウンタにより指示される値に基づき制御記憶
をアクセスし、得られるマイクロ命令により装置内各部
がコントロールされるものであって、一定周期Ｔで外部
データを入力し、ある時点でのサンプリングデータに対
する処理が完Ｔしたら一担動作を停止し、一定時間経過
後次のサンプリングデータに対し上記処理を行なうデー
タ処理装置において、サンプリングクロックにより値が
更新され、周期Ｎで初期値に再設定されるカウンタと、
このカウンタ値に応じ各種固定値を生成するアドレス発
生器と、上記制御記憶に収納された分岐マイクロ命令に
よシ上記カウンタ値に対応した固定値を上記アドレスカ
ウンタヘロードする回路とを有し、上記アドレスカウン
タに設定された値に従がって制御記憶に収納されたマイ
クロ命令を得、周期Ｔ毎に実行される上記処理とは別に
、同期Ｎ毎に上記累積処理データを他へ移送することを
特徴とするデータ処理装置。