JPH04280507A - ディジタルノイズ消去方式 - Google Patents
ディジタルノイズ消去方式Info
- Publication number
- JPH04280507A JPH04280507A JP3043221A JP4322191A JPH04280507A JP H04280507 A JPH04280507 A JP H04280507A JP 3043221 A JP3043221 A JP 3043221A JP 4322191 A JP4322191 A JP 4322191A JP H04280507 A JPH04280507 A JP H04280507A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- counter
- data
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008030 elimination Effects 0.000 title description 2
- 238000003379 elimination reaction Methods 0.000 title description 2
- 230000015654 memory Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は時系列的に到着するディ
ジタル入力信号に含まれる所定時間内のノイズを消去す
るためのディジタルノイズ消去方式に関する。時系列的
に到着する入力信号には，リレー等により発生するオン
・オフの状態を表す信号や，電話機から発生する直流ダ
イヤル信号等がある。このような時系列的な信号を検出
または受信する場合，所定時間内に消滅するノイズ（リ
レー接点のチャタリング等により発生するノイズ）によ
り誤った信号を検出する場合がある。
ジタル入力信号に含まれる所定時間内のノイズを消去す
るためのディジタルノイズ消去方式に関する。時系列的
に到着する入力信号には，リレー等により発生するオン
・オフの状態を表す信号や，電話機から発生する直流ダ
イヤル信号等がある。このような時系列的な信号を検出
または受信する場合，所定時間内に消滅するノイズ（リ
レー接点のチャタリング等により発生するノイズ）によ
り誤った信号を検出する場合がある。
【０００２】
【従来の技術】時系列的に入力する信号が“０”（また
はオフ）から“１”（またはオン）に変化した後，その
“Ｈ”の時にノイズにより短い時間“Ｌ”の状態が発生
する。このようなノイズをそのまま受信すると誤った制
御が行われる。そこで従来はディジタル入力信号の変化
の検出信号を発生すると共に，ディジタル入力信号をク
ロック信号で抽出した信号を発生する。次に，ディジタ
ル入力信号の変化の検出に応じてディジタル入力信号の
抽出信号を，それぞれ個別のメモリに蓄えて，一定個数
のメモリに同じ信号（“０”または“１”）が蓄えられ
る前にディジタル入力信号に変化があるとノイズとして
出力せず（消去し），入力信号に変化が発生することな
く所定個数のメモリに蓄えられるとその信号を確定デー
タとして出力する方式が考えられている。
はオフ）から“１”（またはオン）に変化した後，その
“Ｈ”の時にノイズにより短い時間“Ｌ”の状態が発生
する。このようなノイズをそのまま受信すると誤った制
御が行われる。そこで従来はディジタル入力信号の変化
の検出信号を発生すると共に，ディジタル入力信号をク
ロック信号で抽出した信号を発生する。次に，ディジタ
ル入力信号の変化の検出に応じてディジタル入力信号の
抽出信号を，それぞれ個別のメモリに蓄えて，一定個数
のメモリに同じ信号（“０”または“１”）が蓄えられ
る前にディジタル入力信号に変化があるとノイズとして
出力せず（消去し），入力信号に変化が発生することな
く所定個数のメモリに蓄えられるとその信号を確定デー
タとして出力する方式が考えられている。
【０００３】
【発明が解決しようとする課題】上記従来の方式によれ
ば，一定の回数分（時間分）の信号を蓄えるメモリ（領
域）が必要であり，ノイズ消去時間（ノイズとして消去
しなければならない信号の最大時間）が増大するとそれ
に比例して前記一定回数分のメモリ領域が増加する。こ
のようなメモリの増加は，ディジタル装置の小型化，経
済化に反するという問題があった。本発明は時系列的な
ディジタル入力信号のノイズ消去時間に関係なくメモリ
の領域を増大せずに効率的にノイズ消去を行うことがで
きるディジタルノイズ消去方式を提供することを目的と
する。
ば，一定の回数分（時間分）の信号を蓄えるメモリ（領
域）が必要であり，ノイズ消去時間（ノイズとして消去
しなければならない信号の最大時間）が増大するとそれ
に比例して前記一定回数分のメモリ領域が増加する。こ
のようなメモリの増加は，ディジタル装置の小型化，経
済化に反するという問題があった。本発明は時系列的な
ディジタル入力信号のノイズ消去時間に関係なくメモリ
の領域を増大せずに効率的にノイズ消去を行うことがで
きるディジタルノイズ消去方式を提供することを目的と
する。
【０００４】
【課題を解決するための手段】図１は本発明の基本構成
図である。図１において，１は新データ入力部，２は前
データ保持部，３は第１比較器，４はクロックを一定数
（カウント値が０からｎ−１までをサイクリックにカウ
ントするカウンタ，５は第１比較器３により切替えられ
てカウンタ４の出力を切替え出力するスイッチ部，６は
カウント値保持部，７は第２比較器，８は確定出力を保
持する出力保持部である。本発明は入力データに変化が
あるとその時のカウンタのカウント値を保持し，変化が
ない時はカウンタの出力と保持されたカウント値を比較
しして，両者が一致するとその時の入力データを確定値
として出力するものである。
図である。図１において，１は新データ入力部，２は前
データ保持部，３は第１比較器，４はクロックを一定数
（カウント値が０からｎ−１までをサイクリックにカウ
ントするカウンタ，５は第１比較器３により切替えられ
てカウンタ４の出力を切替え出力するスイッチ部，６は
カウント値保持部，７は第２比較器，８は確定出力を保
持する出力保持部である。本発明は入力データに変化が
あるとその時のカウンタのカウント値を保持し，変化が
ない時はカウンタの出力と保持されたカウント値を比較
しして，両者が一致するとその時の入力データを確定値
として出力するものである。
【０００５】
【作用】時系列的な入力信号はクロックにより新データ
入力部１に供給されると共に前回のデータを保持する前
データ保持部２の内容と第１比較部３で比較される。第
１比較部３は入力する２つのデータを比較して，一致（
変化なし）または不一致（変化あり）の出力（２値）を
発生してスイッチ部５を制御する。カウンタ４はクロッ
クを計数するｎ進カウンタで０〜ｎ−１のカウント値を
サイクリックに発生しスイッチ部５に入力する。スイッ
チ部５は第１比較器３から一致出力が発生すると，スイ
ッチを下側に切替えて第２比較器７にカウンタ４のその
時のカウント値を供給して比較を実行させる。第１比較
器３が不一致出力を発生すると，スイッチ部５のスイッ
チを上側に切替えてその時のカウンタ４のカウント値を
カウント値保持部６に格納する。
入力部１に供給されると共に前回のデータを保持する前
データ保持部２の内容と第１比較部３で比較される。第
１比較部３は入力する２つのデータを比較して，一致（
変化なし）または不一致（変化あり）の出力（２値）を
発生してスイッチ部５を制御する。カウンタ４はクロッ
クを計数するｎ進カウンタで０〜ｎ−１のカウント値を
サイクリックに発生しスイッチ部５に入力する。スイッ
チ部５は第１比較器３から一致出力が発生すると，スイ
ッチを下側に切替えて第２比較器７にカウンタ４のその
時のカウント値を供給して比較を実行させる。第１比較
器３が不一致出力を発生すると，スイッチ部５のスイッ
チを上側に切替えてその時のカウンタ４のカウント値を
カウント値保持部６に格納する。
【０００６】すなわち，入力データに変化が発生すると
，カウント値保持部６にその時のカウント値（例えば，
０とする）が格納される。この後，入力データが変化し
ないと，スイッチ部５は下側に切替えられその間カウン
タ４のカウント値は１，２・・と進んで，第２比較器７
で比較が行われるが直ぐには一致せず，入力データに変
化がなければカウンタ４のカウント値がｎ−１の次に０
になると，第２比較器７から一致出力が発生し，出力保
持部８が駆動され，その時の入力データが保持されて出
力データが発生する。もし，カウンタ４が０になる前（
クロックｎ個の時間になる前）に入力データが変化する
と，カウント値保持部６に新たなカウント値が格納され
て内容が変化するため第２比較器７から一致出力が発生
せず，それまでに入力したデータはノイズとして消去さ
れる（出力データとして発生しない）。図１の構成では
１つの入力データについてノイズ消去の構成が示されて
いるが，時分割の動作により複数の入力データについて
のノイズ消去を行うよう構成できる。
，カウント値保持部６にその時のカウント値（例えば，
０とする）が格納される。この後，入力データが変化し
ないと，スイッチ部５は下側に切替えられその間カウン
タ４のカウント値は１，２・・と進んで，第２比較器７
で比較が行われるが直ぐには一致せず，入力データに変
化がなければカウンタ４のカウント値がｎ−１の次に０
になると，第２比較器７から一致出力が発生し，出力保
持部８が駆動され，その時の入力データが保持されて出
力データが発生する。もし，カウンタ４が０になる前（
クロックｎ個の時間になる前）に入力データが変化する
と，カウント値保持部６に新たなカウント値が格納され
て内容が変化するため第２比較器７から一致出力が発生
せず，それまでに入力したデータはノイズとして消去さ
れる（出力データとして発生しない）。図１の構成では
１つの入力データについてノイズ消去の構成が示されて
いるが，時分割の動作により複数の入力データについて
のノイズ消去を行うよう構成できる。
【０００７】
【実施例】図２は実施例の構成図，図３はタイムチャー
ト，図４は他の実施例の構成図である。図２において，
２０はメモリ領域０（ＭＥＭ０：図１のカウント値保持
部６に対応），２１はメモリ領域１（ＭＥＭ１：図１の
前データ保持部２に対応），２２は第１比較器（図１の
３に対応），２３はカウンタ回路（図１の４に対応），
２４は第２比較器（図１の７に対応），２５はメモリ２
（ＭＥＭ２：図１の出力保持部８に対応）であり，ＭＥ
Ｍ０〜ＭＥＭ２は同一の記憶装置内のそれぞれ異なる領
域を使用する。カウンタ回路２３はノイズ消去に必要な
周期（時間）で１周期となり，例えばこれを３に設定す
ると，０〜２のカウントを繰り返し行う。
ト，図４は他の実施例の構成図である。図２において，
２０はメモリ領域０（ＭＥＭ０：図１のカウント値保持
部６に対応），２１はメモリ領域１（ＭＥＭ１：図１の
前データ保持部２に対応），２２は第１比較器（図１の
３に対応），２３はカウンタ回路（図１の４に対応），
２４は第２比較器（図１の７に対応），２５はメモリ２
（ＭＥＭ２：図１の出力保持部８に対応）であり，ＭＥ
Ｍ０〜ＭＥＭ２は同一の記憶装置内のそれぞれ異なる領
域を使用する。カウンタ回路２３はノイズ消去に必要な
周期（時間）で１周期となり，例えばこれを３に設定す
ると，０〜２のカウントを繰り返し行う。
【０００８】動作を説明すると，入力データに対しＭＥ
Ｍ１（２１）に蓄えられた前データを読み出して，入力
された新データと第１比較器２２で比較し，その結果が
一致した場合（前データと同じ）は，ＭＥＭ０（２０）
とＭＥＭ１（２１）に対しリード（Ｒｅａｄ）命令を出
して次回の新データ入力の時に再度比較を行う。また，
不一致の場合（前データと値が変化）は，ＭＥＭ１（２
１）に新データを書き込み（Ｗｒｉｔｅ命令発生），ノ
イズ消去処理がスタートする。この書き込まれたデータ
は次回の新データとの比較の際の前データとなる。また
，ＭＥＭ１（２１）への書き込と同時にその時のカウン
タ回路２３の値もＭＥＭ０（２０）へ書き込まれ，ノイ
ズ処理スタート時のスタート信号となる。
Ｍ１（２１）に蓄えられた前データを読み出して，入力
された新データと第１比較器２２で比較し，その結果が
一致した場合（前データと同じ）は，ＭＥＭ０（２０）
とＭＥＭ１（２１）に対しリード（Ｒｅａｄ）命令を出
して次回の新データ入力の時に再度比較を行う。また，
不一致の場合（前データと値が変化）は，ＭＥＭ１（２
１）に新データを書き込み（Ｗｒｉｔｅ命令発生），ノ
イズ消去処理がスタートする。この書き込まれたデータ
は次回の新データとの比較の際の前データとなる。また
，ＭＥＭ１（２１）への書き込と同時にその時のカウン
タ回路２３の値もＭＥＭ０（２０）へ書き込まれ，ノイ
ズ処理スタート時のスタート信号となる。
【０００９】さらに前記リードされたＭＥＭ０（２０）
のデータは，第２比較器２４によりカウンタ回路２３の
値と比較され，一致の場合はカウンタ回路２３がノイズ
消去の回数（時間）で１回り（１周期の動作）したこと
を意味し，カウンタ回路２３で設定されたノイズ消去が
終わったことになり，新データ（入力値）をＭＥＭ２（
２５）へ書き込む。なお，第２比較器２４は第１比較器
２２の結果が一致の時だけ行われるのでＭＥＭ２（２５
）への書き込みは前データが書き込まれてもかまわない
。
のデータは，第２比較器２４によりカウンタ回路２３の
値と比較され，一致の場合はカウンタ回路２３がノイズ
消去の回数（時間）で１回り（１周期の動作）したこと
を意味し，カウンタ回路２３で設定されたノイズ消去が
終わったことになり，新データ（入力値）をＭＥＭ２（
２５）へ書き込む。なお，第２比較器２４は第１比較器
２２の結果が一致の時だけ行われるのでＭＥＭ２（２５
）への書き込みは前データが書き込まれてもかまわない
。
【００１０】次に第２比較器２４の結果が不一致の場合
は，カウンタ回路２３が１回りしていないことを意味し
，カウンタ回路２３で設定したノイズ消去が終わってい
ないことになり，ＭＥＭ２（２５）に対しての書き込み
は行わないで，前に記憶したノイズ消去済のデータを出
力するリード命令を出す。以上の処理を行うことにより
ディジタルノイズの消去が可能となる。
は，カウンタ回路２３が１回りしていないことを意味し
，カウンタ回路２３で設定したノイズ消去が終わってい
ないことになり，ＭＥＭ２（２５）に対しての書き込み
は行わないで，前に記憶したノイズ消去済のデータを出
力するリード命令を出す。以上の処理を行うことにより
ディジタルノイズの消去が可能となる。
【００１１】図３は実施例のタイムチャートである。図
３のａは時間を表し，それぞれクロック信号の発生間隔
に対応し，ｂは，入力信号であり，各クロック信号のタ
イミングで入力データが抽出される。ｃはカウンタのカ
ウント値（ＣＮＴ値）を表し，この場合カウンタ回路２
３は“３”が設定され，０，１，２の３つのカウント値
をサイクリックに出力する。ｄはＭＥＭ０（２０）への
書き込み動作（下方向の矢印）または第２比較器２４で
の比較動作（上下方向の矢印）の発生を表示し，ｅはＭ
ＥＭ０（２０）に記憶されるカウント値を表し，ｆはＭ
ＥＭ２（２５）の出力データを表す。
３のａは時間を表し，それぞれクロック信号の発生間隔
に対応し，ｂは，入力信号であり，各クロック信号のタ
イミングで入力データが抽出される。ｃはカウンタのカ
ウント値（ＣＮＴ値）を表し，この場合カウンタ回路２
３は“３”が設定され，０，１，２の３つのカウント値
をサイクリックに出力する。ｄはＭＥＭ０（２０）への
書き込み動作（下方向の矢印）または第２比較器２４で
の比較動作（上下方向の矢印）の発生を表示し，ｅはＭ
ＥＭ０（２０）に記憶されるカウント値を表し，ｆはＭ
ＥＭ２（２５）の出力データを表す。
【００１２】３カウント以下のノイズを消去するための
タイムチャートを説明すると，時間が３から４へ移行す
る時に入力信号の変化があり，この時のカウンタ値“０
”をＭＥＭ０（２０）へ書き込む。この時の出力値（ｆ
）は変化させない。時間，５〜７でカウンタ値と前記Ｍ
ＥＭ０（２０）へ書き込んだ値“０”を比較し，カウン
タ値が“０”となった時にＭＥＭ０（２０）に書き込ん
だ値“０”が一致し，入力信号がノイズでないことが分
かったのでＭＥＭ２（２５）の値を変化させる。更に時
間が８から９へ移行する時に入力信号の変化があり，前
記同様にこの時のカウント値“２”をＭＥＭ０（２０）
へ書き込む。この時まだ，この入力変化がノイズかどう
か分からないので出力は変化しない。
タイムチャートを説明すると，時間が３から４へ移行す
る時に入力信号の変化があり，この時のカウンタ値“０
”をＭＥＭ０（２０）へ書き込む。この時の出力値（ｆ
）は変化させない。時間，５〜７でカウンタ値と前記Ｍ
ＥＭ０（２０）へ書き込んだ値“０”を比較し，カウン
タ値が“０”となった時にＭＥＭ０（２０）に書き込ん
だ値“０”が一致し，入力信号がノイズでないことが分
かったのでＭＥＭ２（２５）の値を変化させる。更に時
間が８から９へ移行する時に入力信号の変化があり，前
記同様にこの時のカウント値“２”をＭＥＭ０（２０）
へ書き込む。この時まだ，この入力変化がノイズかどう
か分からないので出力は変化しない。
【００１３】時間１１から１２への移行，また時間１２
から１３への移行でも変化があり，それぞれＭＥＭ０（
２０）へ“２”，“０”が順次書き換えられる。時間１
６において，時間１３でＭＥＭ０（２０）へ書き込まれ
た値“０”と一致するのでＭＥＭ２（２５）を変化させ
る。以上の処理で作成された出力信号は，入力信号の時
間９，１０，１１で発生したノイズが消去され，時間に
して９の幅の信号が復元される。
から１３への移行でも変化があり，それぞれＭＥＭ０（
２０）へ“２”，“０”が順次書き換えられる。時間１
６において，時間１３でＭＥＭ０（２０）へ書き込まれ
た値“０”と一致するのでＭＥＭ２（２５）を変化させ
る。以上の処理で作成された出力信号は，入力信号の時
間９，１０，１１で発生したノイズが消去され，時間に
して９の幅の信号が復元される。
【００１４】次に図４に示す他の実施例の構成を説明す
る。この実施例では，複数の入力データに対してノイズ
消去を行うものである。図４において，４０は複数の入
力データに対応して複数個設けられた入力処理部であり
，各入力処理部４０は図１の１〜３と同様の新データ入
力部４００，前データメモリ４０１，比較器４０２で構
成し入力データの変化を検出する。４１はカウンタ回路
，４２は各入力データに対応してそれぞれ設けられ入力
処理部４０からの一致または不一致を表す出力により切
替えられるスイッチ回路，４３は各入力データに対応す
るカウンタ値（ＣＮＴ１〜ＣＮＴｎ）を格納するエリア
を持つメモリ（ＭＥＭ），４４は各入力データに対応す
る比較動作を時分割で実行する比較器，４５は各入力デ
ータに対応する出力データを保持するエリアを備えるメ
モリである。
る。この実施例では，複数の入力データに対してノイズ
消去を行うものである。図４において，４０は複数の入
力データに対応して複数個設けられた入力処理部であり
，各入力処理部４０は図１の１〜３と同様の新データ入
力部４００，前データメモリ４０１，比較器４０２で構
成し入力データの変化を検出する。４１はカウンタ回路
，４２は各入力データに対応してそれぞれ設けられ入力
処理部４０からの一致または不一致を表す出力により切
替えられるスイッチ回路，４３は各入力データに対応す
るカウンタ値（ＣＮＴ１〜ＣＮＴｎ）を格納するエリア
を持つメモリ（ＭＥＭ），４４は各入力データに対応す
る比較動作を時分割で実行する比較器，４５は各入力デ
ータに対応する出力データを保持するエリアを備えるメ
モリである。
【００１５】この実施例では複数の入力データのノイズ
消去の処理を行うために，複数の入力処理部４０とスイ
ッチ回路４２，各カウント値を格納するエリアを持つメ
モリ４３及び複数の出力データを保持するメモリ４５を
備え，カウンタ回路４１と比較器４４は共通に使用する
。比較器４４は複数の入力データに対応する処理を高速
のクロックを用いて時分割処理を行い，一致出力が発生
するとその時処理している入力データをメモリ４５内の
対応する出力データを保持するエリアに書き込む制御を
行う。図４における各入力データに対応するノイズ消去
のための動作は上記の図１及び図２に説明したものと同
様である。
消去の処理を行うために，複数の入力処理部４０とスイ
ッチ回路４２，各カウント値を格納するエリアを持つメ
モリ４３及び複数の出力データを保持するメモリ４５を
備え，カウンタ回路４１と比較器４４は共通に使用する
。比較器４４は複数の入力データに対応する処理を高速
のクロックを用いて時分割処理を行い，一致出力が発生
するとその時処理している入力データをメモリ４５内の
対応する出力データを保持するエリアに書き込む制御を
行う。図４における各入力データに対応するノイズ消去
のための動作は上記の図１及び図２に説明したものと同
様である。
【００１６】
【発明の効果】本発明によればノイズ消去に使用する記
憶素子が従来より少ない容量で済み，メモリの有効利用
を実現できる。また同一処理を行う入力信号が多数ある
場合に周辺素子を共用できるので省スペースで回路の配
置ができる。さらにカウンタ値を変更するだけで自由に
ノイズ消去時間を設定することができ，多数の入力信号
を処理する場合にも一斉に設定を行うことができる。
憶素子が従来より少ない容量で済み，メモリの有効利用
を実現できる。また同一処理を行う入力信号が多数ある
場合に周辺素子を共用できるので省スペースで回路の配
置ができる。さらにカウンタ値を変更するだけで自由に
ノイズ消去時間を設定することができ，多数の入力信号
を処理する場合にも一斉に設定を行うことができる。
【図１】本発明の基本構成図である。
【図２】実施例の構成図である。
【図３】実施例のタイムチャートである。
【図４】他の実施例の構成図である。
１ 新データ入力部
２ 前データ保持部
３ 第１比較器
４ カウンタ
５ スイッチ部
６ カウント値保持部
７ 第２比較器
８ 出力保持部
Claims (2)
- 【請求項１】 時系列的に到着するディジタル入力信
号に含まれる所定時間内のノイズを消去するためのディ
ジタルノイズ消去方式において，クロックを計数してノ
イズ消去時間でサイクリックにカウントを行うカウンタ
と，入力信号を抽出した新データを前回のデータと比較
して変化を検出すると，前記カウンタの値が格納される
カウント値保持部と，変化を検出しないと該カウント値
保持部が保持する値と現在のカウンタの値を比較する比
較器とを備え，前記比較器において一致が検出されると
現在の入力データを出力データとして保持することを特
徴とするディジタルノイズ消去方式。 - 【請求項２】 請求項１において，複数の入力信号に
対応して入力信号の変化を検出する複数の入力信号処理
部と，複数の入力信号に対応した各カウント値を格納す
るメモリと，各入力信号に対応する各出力データを保持
するメモリとを備え，前記カウンタ及び前記比較器を各
入力信号の処理に共用することを特徴とするディジタル
ノイズ消去方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043221A JPH04280507A (ja) | 1991-03-08 | 1991-03-08 | ディジタルノイズ消去方式 |
| US07/846,939 US5329538A (en) | 1991-03-08 | 1992-03-06 | Circuit for providing digital data having high clarity in a digital signal receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043221A JPH04280507A (ja) | 1991-03-08 | 1991-03-08 | ディジタルノイズ消去方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04280507A true JPH04280507A (ja) | 1992-10-06 |
Family
ID=12657861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3043221A Pending JPH04280507A (ja) | 1991-03-08 | 1991-03-08 | ディジタルノイズ消去方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5329538A (ja) |
| JP (1) | JPH04280507A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3572632B2 (ja) * | 1993-06-29 | 2004-10-06 | ソニー株式会社 | 異常検出装置 |
| US5530483A (en) * | 1994-10-11 | 1996-06-25 | Pixel Instruments Corp. | Delay detector apparatus and method for plural image sequences |
| JPH09167076A (ja) * | 1995-12-15 | 1997-06-24 | Fuji Photo Film Co Ltd | 出力同期方法及び装置 |
| JPH10285146A (ja) * | 1997-03-31 | 1998-10-23 | Ando Electric Co Ltd | ビット誤り測定回路 |
| JP2001004713A (ja) * | 1999-06-22 | 2001-01-12 | Mitsubishi Electric Corp | 半導体集積回路のテスト回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3643027A (en) * | 1969-10-02 | 1972-02-15 | Us Army | Digital information receiver |
| US3652943A (en) * | 1970-05-04 | 1972-03-28 | Honeywell Inc | Apparatus including delay means for detecting the absence of information in a stream of bits |
| DE2415365C3 (de) * | 1974-03-29 | 1983-12-08 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer tp aus einer eingangsseitig anliegenden Folge digitaler Impulse |
| US3961203A (en) * | 1975-01-09 | 1976-06-01 | Honeywell Inc. | Signal correlator |
| US4353032A (en) * | 1980-06-02 | 1982-10-05 | Tektronix, Inc. | Glitch detector |
| JPS62151053A (ja) * | 1985-12-25 | 1987-07-06 | Iwatsu Electric Co Ltd | ノイズ除去回路 |
| FR2647989B1 (fr) * | 1989-05-31 | 1991-08-23 | Cit Alcatel | Dispositif de detection de perte de signal de reception pour recepteur de signaux numeriques |
-
1991
- 1991-03-08 JP JP3043221A patent/JPH04280507A/ja active Pending
-
1992
- 1992-03-06 US US07/846,939 patent/US5329538A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5329538A (en) | 1994-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0635993B2 (ja) | デ−タ取込み装置 | |
| JPH04280507A (ja) | ディジタルノイズ消去方式 | |
| JPH02181660A (ja) | ロジックアナライザ | |
| US3158426A (en) | Recording apparatus | |
| EP0809189B1 (en) | Data latch for high-speed peripheral | |
| JPH05143397A (ja) | 状態履歴装置 | |
| SU1695266A1 (ru) | Многоканальное устройство дл программного управлени | |
| KR100247858B1 (ko) | 메모리 장치의 실패정보 저장회로 | |
| JPH0194415A (ja) | デジタル信号入力処理方式 | |
| JP2923869B2 (ja) | イベント入力回路 | |
| JPS5818734A (ja) | キー入力検出回路 | |
| JPH0535501A (ja) | 割込み信号制御回路 | |
| JPS6153579A (ja) | 論理回路機能試験機 | |
| JPS6115464B2 (ja) | ||
| SU1300478A1 (ru) | Устройство дл отладки программ | |
| SU1275436A1 (ru) | Генератор случайных чисел | |
| JP4381029B2 (ja) | 記憶装置及び記憶制御システム | |
| RU1805467C (ru) | Устройство дл обслуживани запросов | |
| SU1472909A1 (ru) | Запоминающее устройство с динамической адресацией | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JPH04105140A (ja) | スイッチ操作履歴の収集方式 | |
| JPH02118815A (ja) | キーボード制御装置 | |
| JPH01295308A (ja) | プログラマブル制御装置 | |
| JPH0317705A (ja) | シーケンスコントローラ | |
| JPH01250149A (ja) | 状態情報記憶装置 |