JP3033334B2 - データ記憶装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ記憶装置に関
し、特に一定のサンプリング周期毎に信号処理をするデ
ィジタル信号処理プロセッサにおいて用いられるデータ
記憶装置に関する。

【０００２】

【従来の技術】従来のデータ記憶装置としては、図３の
ブロック図に示すようなデータ記憶装置がある。従来、
一定のサンプリング周期毎に信号処理をするディジタル
信号処理プロセッサの応用例の一つとしてディジタルフ
ィルタがある。このディジタルフィルタにおける演算の
基本は、係数データと入力データとの積の累計である。
またディジタルフィルタの特性は、係数データにより決
定される。通常、ディジタルフィルタの特性を決定する
複数個の係数データは内蔵メモリに格納されている。更
にそのディジタルフィルタの特性が一義でなく、変更す
ることがある場合は、係数データはＲＡＭ等の書き換え
可能なメモリに格納される。そのディジタルフィルタの
特性の変更即ち係数データの変更は、そのディジタルフ
ィルタを実現している信号処理プロセッサを制御するホ
ストマイクロコンピュータによって行なわれる。即ちホ
ストマイクロコンピュータは、ディジタルフィルタの特
性の変更が生じたとき、変更後の特性を実現できる係数
データを信号処理プロセッサに転送する。この係数デー
タの転送において変更後の特性を実現する複数個の係数
データ１組を転送するためには、信号処理をするサンプ
リング周期の数１０倍もの時間が必要となり、またその
転送のタイミングはディジタルフィルタを実現している
信号処理とは全く非同期である。これらのために、その
ディジタルフィルタにおける係数データの転送が容易に
できるように図３に示すようなデータ記憶装置が従来よ
り提案されている。

【０００３】図３に示す従来のデータ記憶装置は、レジ
スタ２１，２３，２４、カウンタ２２、書き換え用メモ
リ４、処理用メモリ８、選択回路６より構成されてい
る。処理用メモリ８には信号処理用の係数データが記憶
される。レジスタ２４は、処理用メモリ８のアドレスを
保持する。書き換え用メモリ４には、ディジタルフィル
タの特性を変更するための係数データ群が一時的に格納
される。レジスタ２１は、書き換え用メモリ４のアドレ
スを保持する。更にレジスタ２３は、ディジタルフィル
タの特性を変更するための係数データ群を処理用メモリ
８にロードする際の先頭アドレスを保持する。

【０００４】前述のように信号処理プロセッサを制御し
ているホストマイクロコンピュータは、係数データを書
き換えるために新しい係数データを信号処理プロセッサ
に伝送するが、データ記憶装置は、ホストマイクロコン
ピュータとのインターフェース回路（図示せず）を経由
してその新しい係数データＤＴを受け取り、図３に示す
データ記憶装置におけるデータ線１６を介して書き換え
用メモリ４に記憶させる。この際、係数データＤＴを書
き込むアドレスは、レジスタ２１に保持されているアド
レスデータであり、データ線３０を介して書き換え用メ
モリ４に入力される。またレジスタ２１に保持されるデ
ータは、レジスタ２１が１つの係数データＤＴを出力す
ることによりプラス１され、次に転送されてくる係数デ
ータＤＴ’を書き込むべきアドレス値を保持する。この
とき同時に、カウンタ２２の値もプラス１される。

【０００５】ディジタルフィルタの特性を決定する係数
データは複数個１組であるので、上述の係数データの転
送処理は複数回繰り返される。また一連の係数データの
転送を開始する際には、レジスタ２１及びカウンタ２２
の内容は“０”にクリアされる。従って、ディジタルフ
ィルタの特性を変更する複数の係数データは、書き換え
用メモリ４における０番地から連続して書き込みが行な
われ、係数データの転送終了時にはカウンタ２２には、
転送が行なわれたデータ数が保持される。また、変更す
べき係数データが書き換え用メモリ４に全て転送される
と、ホストマイクロコンピュータは、その係数データを
書き込むべき処理用メモリ８の先頭アドレスを転送し、
図３に示すデータ記憶装置を制御する信号処理プロセッ
サ側に書き換え許可信号を転送する。図３に示すデータ
記憶装置は、その先頭アドレスを前述のインターフェー
ス回路を経由しデータ線３１を介してレジスタ２３に入
力する。

【０００６】一方、信号処理プロセッサでは、ホストマ
イクロコンピュータからの係数データ受け取り中でも、
ディジタルフィルタの信号処理を各サンプリング周期毎
に実行している。

【０００７】通常、ディジタルフィルタの信号処理は、
１サンプリング周期毎にフィルタ特性を実現するための
特定の演算処理をしているが、１サンプリング期間の全
てをその演算処理に費やす必要はない。即ち、１サンプ
リング期間中においてディジタルフィルタの信号処理を
する時間以外は、ＨＡＬＴ状態即ち次のサンプリング周
期まで何も実行しない状態でいる。

【０００８】通常のディジタルフィルタの演算処理状態
においては、レジスタ２４より出力されるアドレスに従
って処理用メモリ８にて記憶されている係数データを読
み出す。このとき選択回路６は、データ線１８を選択し
ており、処理用メモリ８へのデータのロード先は、信号
処理プロセッサの内部演算回路（図示せず）となる。

【０００９】ホストマイクロコンピュータからの係数デ
ータの書き換え許可信号を受けた信号処理プロセッサ
は、その書き換え許可信号を受けた期間の次のサンプリ
ング期間においてディジタルフィルタの信号処理を終了
して、ＨＡＬＴ状態になった時点でレジスタ２１の内容
を“０”にクリアし、レジスタ２３において保持されて
いる書き換え先頭アドレスをレジスタ２４に転送する。
また同時に信号処理プロセッサは、選択回路６における
選択先をデータ線１７に切り換える。ここで、レジスタ
２１が出力するデータの示すアドレスに従って書き換え
用メモリ４に記憶されている係数データＤＴを読み出
し、レジスタ２４が出力するデータの示すアドレスに従
って処理用メモリ８に書き込む。この後、レジスタ２
１，２４は、保持するデータを夫々プラス１する。この
動作を書き換えが必要な係数データの個数分即ちレジス
タ２１に保持されるデータがカウンタ２２に保持される
データと一致するまで繰り返される。従って、レジスタ
２１とカウンタ２２の数値を比較する比較器（図示せ
ず）が必要となる。

【００１０】以上の処理が終了後、図３に示すデータ記
憶装置を制御する信号処理プロセッサは、ＨＡＬＴ状態
となり次のサンプリング同期を待つ。そして、次のサン
プリング同期期間となると処理用メモリ８の係数データ
が書き換えられているため、他のディジタルフィルタの
処理をする。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
た従来のデータ記憶装置では、書き換え用メモリに対す
るアドレス指示用のレジスタが独自に必要となるため、
回路規模が大きいものになってしまうという問題点があ
る。

【００１２】また、処理用メモリのアドレスを指示する
レジスタの値を書き換え処理において塗りつぶしてしま
うため、そのアドレスデータを保存する必要があるの
で、そのアドレスデータを一端別の記憶領域に退避させ
なければならず、処理が複雑になりひいてはディジタル
フィルタの処理能力を低下させてしまうという問題点が
ある。

【００１３】また、書き換え処理の終了を判断するため
に、書き換え用メモリのアドレスを示すレジスタの内容
とカウンタの内容とを比較する比較器が必要となり、回
路規模を更に増大させてしまうという問題点がある。

【００１４】更に、上述した従来のデータ記憶装置で
は、ホストマイクロコンピュータの指令により係数デー
タの転送処理状態に入ったとき及びデータ記憶装置内部
での書き換え処理をするときのどちらにおいても、書き
換え用メモリのアドレスを示すレジスタの値を“０”に
クリアする必要があり、またデータ記憶装置内部での書
き換え処理をするときは、先頭アドレスを示すデータを
処理用アドレスを示すレジスタに転送する処理が必要で
ある。更に、書き換え動作中には、書き換え用メモリの
アドレスを示すレジスタ及び処理用メモリのアドレスを
示すレジスタの双方の内容を更新する必要があり、処理
が複雑になるという問題点がある。

【００１５】本発明はかかる問題点に鑑みてなされたも
のであって、ディジタルフィルタ等の係数書き換え動作
に用いられるデータ記憶装置おいて、処理用メモリ及び
係数書き換え用メモリのアドレス生成回路の構成を簡易
にすることができ、更に係数書き換え処理を簡易にする
ことができるデータ記憶装置を提供することを目的とす
る。

【００１６】

【課題を解決するための手段】本発明に係るデータ記憶
装置は、ディジタルフィルタの信号処理用の係数データ
が記憶される処理用メモリと、前記ディジタルフィルタ
の特性を変更するための係数データを一時的に記憶して
おくための書き換え用メモリとを有するデータ記憶装置
において、前記処理用メモリにおける係数データの先頭
アドレスを保持する第１のデータ保持手段と、外部より
前記書き換え用メモリに先頭番地から順次入力されて記
憶されている係数データの数をカウントする第２のデー
タ保持手段と、前記処理用メモリに記憶されている係数
データのアドレスを保持する第３のデータ保持手段と、
前記第１のデータ保持手段の出力と前記第２のデータ保
持手段の出力とを入力して加算する加算手段と、この加
算手段の出力と前記第３のデータ保持手段の出力とを入
力してこの２つの入力における一方を前記処理用メモリ
にアドレスデータとして出力する第１の選択手段と、前
記書き換え用メモリの出力と外部から転送されるデータ
とを入力してこの２つの入力における一方を前記処理用
メモリに記憶データとして出力する第２の選択手段と、
を有することを特徴とする。

【００１７】

【作用】本発明に係るデータ記憶装置においては、一定
のサンプリング周期毎に信号処理をするディジタル信号
処理プロセッサにおいて用いられるデータ記憶装置にお
いて、第２のデータ保持手段は、第２のデータ記憶手段
のアドレス指示用のレジスタとしての機能、及び第２の
データ記憶手段の出力を転送すべき第１のデータ記憶手
段のアドレス指示用レジスタとしての機能を有するの
で、回路規模を小型化することができる。

【００１８】また、第１のデータ記憶手段のアドレスを
指示する第３のデータ保持手段と書き換え動作中に第１
のデータ記憶手段のアドレスを指示する第１のデータ保
持手段とが独立しているため、アドレスデータ保存用の
処理が不要となり、本発明に係るデータ記憶装置を用い
る信号処理プロセッサの処理能力を低下させることがな
くなる。

【００１９】また、書き換え処理の終了は、第２のデー
タ記憶手段のアドレスを指示する第２のデータ保持手段
におけるカウント値が“０”になったことにより判断す
ることができ、比較回路が不要となるため、回路規模を
更に小型化することができる。

【００２０】更に、第２のデータ記憶手段のアドレスを
指示する第２のデータ保持手段は、係数データの転送処
理状態に入ったときのみクリア動作をすればよく、また
信号処理プロセッサ内部において書き換え処理をすると
きにも先頭アドレスを示すデータの転送をする必要がな
く、更に書き換え動作中において更新するのは１つのカ
ウントでよいので、かかる処理を簡略化することができ
る。

【００２１】

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。

【００２２】図１は、本発明の第１の実施例に係るデー
タ記憶装置を示すブロック図である。なお、図１におい
て図３に示す従来のデータ記憶装置と同一の構成部分に
は、同一符号を付している。本第１の実施例に係るデー
タ記憶装置は、レジスタ１，７、カウンタ２、加算器
３、書き換え用メモリ４、処理用メモリ８、選択回路
５，６及びデータ線１０，１１，１２，１３，１４，１
５，１６，１７，１８，１９，２０より構成されてい
る。

【００２３】レジスタ１において入力端はデータ線１０
に接続され、出力端はデータ線１１に接続されてる。カ
ウンタ２において出力端はデータ線１２に接続されてい
る。加算器３において２つの入力端はデータ線１１，１
２に夫々接続され、出力端はデータ線１３に接続されて
いる。レジスタ７において出力端はデータ線１４に接続
されている。選択回路５において２つの入力端はデータ
線１３，１４に夫々接続され、出力端はデータ線１５に
接続されている。選択回路６において２つの入力端はデ
ータ線１７，１８に夫々接続され、出力端はデータ線１
９に接続されている。書き換え用メモリ４においてアド
レス入力端にはデータ線１２が接続され、データ入力端
にはデータ線１６が、データ出力端にはデータ線１７が
接続されている。処理用メモリ８においてアドレス入力
端にはデータ線１５が接続され、データ入力端にはデー
タ線１９が、出力端にはデータ線２０が接続されてい
る。

【００２４】次に、上述の如く構成された本第１の実施
例に係るデータ記憶装置の動作について説明する。な
お、図３に示す従来のデータ記憶装置と同様に、図１に
示す本第１の実施例に係るデータ記憶装置をディジタル
フィルタの演算をする信号処理プロセッサにおいて用い
られるデータ記憶装置として説明する。ディジタルフィ
ルタの特性を決定づける係数データは、処理用メモリ８
に記憶される。

【００２５】本第１の実施例に係るデータ記憶装置を制
御する信号処理プロセッサを制御しているホストマイク
ロコンピュータは、ディジタルフィルタにおける係数デ
ータを変更する必要が生じたときは係数データを転送す
ることを示す信号を信号処理プロセッサに伝える。ここ
で信号処理プロセッサ側では、本第１の実施例に係るデ
ータ記憶装置におけるカウンタ２の内容を“０”にクリ
アする。信号処理プロセッサは、ホストマイクロコンピ
ュータより係数データＤＴを転送されると、この係数デ
ータＤＴを書き換え用メモリ４におけるカウンタ２が示
すアドレス即ち０番地に書き込む。その後カウンタ２の
値をプラス１して、次の係数データの転送を待つ。ホス
トマイクロコンピュータは、以上の係数データの転送処
理を繰り返すことにより、ディジタルフィルタの特性を
決定づける一連の係数データを転送する。この一連の係
数データを転送するのに要する時間は、信号処理プロセ
ッサにおけるディジタルフィルタに対する信号処理をす
るサンプリング周期の数１０倍もの時間となるため、処
理用メモリ８では、その書き換え処理とは全く別にレジ
スタ７の示すアドレスに対する係数データの読み出し又
は書き込み処理をする。

【００２６】ホストマイクロコンピュータは、ディジタ
ルフィルタ特性変更用の一連の係数データの転送を終了
すると、その一連の係数データを書き込むべき処理用メ
モリ８における先頭アドレスを出力して、信号処理プロ
セッサに対して書き換え許可命令をする。ここで、その
先頭アドレスは、一連の転送処理の始めにおいて転送し
てもよい。信号処理プロセッサは、その先頭アドレスの
値をレジスタ１に取り込む。ここで、ホストマイクロコ
ンピュータから係数データ書き換え許可命令を受けた信
号処理プロセッサは、その書き換え許可命令信号を受け
た次のサンプリング期間においてディジタルフィルタの
信号処理を終了し、前述のＨＡＬＴ状態になった時点で
選択回路５においてデータ線１３を選択して、同様に選
択回路６においてデータ線１７を選択する。また信号処
理プロセッサは、カウンタ２をマイナス１し、カウンタ
２の示すアドレスに対応する書き換え用メモリ４に記憶
されているデータを読み出し、レジスタ１に保持されて
いる書き換え用の先頭アドレスにカウンタ２の値を加算
した値のアドレスに対して、処理用メモリ８上のデータ
の書き換えをする。即ち、ホストマイクロコンピュータ
から最後に転送されたデータが最初に書き換えを実行さ
れる。

【００２７】信号処理プロセッサは、上述の動作を繰り
返すことにより、ディジタルフィルタの特性を決定づけ
る一連の係数データの書き換えをすることができる。そ
して、信号処理プロセッサは、一連の動作の最後にカウ
ンタ２の値が“０”になった時点において、書き換え用
メモリ４における“０”番地の係数データを処理用メモ
リ８におけるレジスタ１が保持する先頭アドレスに書き
込み、ＨＯＬＴ状態となり次のサンプリング周期を待
つ。

【００２８】図２は、本発明の第２の実施例に係るデー
タ記憶装置を示すブロック図である。図２に示す本第２
の実施例に係るデータ記憶装置において、図１に示す第
１の実施例との相違点は、レジスタ１がカウンタ４１
に、選択回路６が３入力の選択回路４６に置き換えら
れ、更にホストマイクロコンピュータから転送されてき
た係数データが第１の実施例においてはデータ線１６を
介して書き換え用メモリ４に入力されているが、本第２
の実施例においてはデータ線５６を介して書き換え用メ
モリ４に入力されると共に選択回路４６における入力端
にも接続されている点である。

【００２９】第１の実施例において説明した通常のディ
ジタルフィルタ演算をしながらの書き換え処理は、本第
２の実施例においても全く同様の手順にて実行するので
その動作の説明は省略する。

【００３０】第１の実施例に係るデータ記憶装置では、
信号処理プロセッサの立ち上げ時等、信号処理プロセッ
サの初期設定をする際にもいったん書き換え用メモリ４
にデータ転送をしなければならず、更に、処理用メモリ
８に対して書き換え用メモリ４のワード数が小さい場合
には一連の書き換え動作を何度も繰り返し実行する必要
がある。そこで次に、本第２の実施例に係る信号処理プ
ロセッサの初期設定動作中（リセット期間等）における
動作について説明する。

【００３１】本第２の実施例に係るデータ記憶装置を制
御する信号処理プロセッサを制御するホストマイクロコ
ンピュータは、係数データの初期設定をする際には先ず
係数データを転送することを示す信号を信号処理プロセ
ッサに対して転送し、更に処理メモリ８に対するデータ
設定をする先頭アドレスを転送する。このとき、信号処
理プロセッサは、送られてきた先頭アドレス（通常は初
期設定をする際にはアドレス値“０”）をカウンタ４１
に取り込む。また、選択回路４６では、リセット期間等
の特別の動作モード時のみデータ線５６を選択する。

【００３２】信号処理プロセッサは、ホストマイクロコ
ンピュータから係数データを転送されると、その係数デ
ータを書き換え用メモリ４ではなく、処理用メモリ８に
直接書き込む。なお、リセット中なのでディジタルフィ
ルタ演算はしていないため、処理用メモリ８の読み出し
はされていない。また、書き込み用メモリ４への書き込
みはされない。この後、信号処理プロセッサは、カウン
タ４１の値をプラス１し、カウンタ２は動作させず、次
の係数データの転送を待つ。信号処理プロセッサは、以
上の係数データの転送処理を複数回繰り返してディジタ
ルフィルタに対する一連の係数データの転送を行ない初
期設定動作動作を終了する。

【００３３】

【発明の効果】以上説明したように本発明に係るデータ
記憶装置によれば、書き換えメモリのアドレス指示用の
レジスタとそのデータを転送すべき処理用メモリのアド
レス指示用レジスタとを１つのカウンタで賄うことがで
きるので、回路規模を小型化することができる。

【００３４】また、処理用メモリのアドレスを指示する
レジスタ及び書き換え動作中に処理用メモリのアドレス
を指示するレジスタが独立しているため、アドレスデー
タ保存用の処理が不要となり、本発明に係るデータ記憶
装置を用いる信号処理プロセッサの処理能力を低下させ
ることがない。

【００３５】また、書き換え処理の終了は、書き換え用
メモリのアドレスを指示するカウンタの値が“０”にな
ったことにより判断することができ、比較回路が不要と
なるため、回路規模を更に小型化することができる。

【００３６】更に、書き換え用メモリのアドレスを指示
するカウンタは、係数データの転送処理状態に入ったと
きのみクリア動作をすればよく、また信号処理プロセッ
サ内部において書き換え処理をするときにも先頭アドレ
スを示すデータの転送をする必要がなく、更に書き換え
動作中において更新するのは１つのカウントでよいの
で、かかる処理を簡略化することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るデータ記憶装置を
示すブロック図である。

【図２】本発明の第２の実施例に係るデータ記憶装置を
示すブロック図である。

【図３】従来のデータ記憶装置の一例を示すブロック図
である。

【符号の説明】

１，７， ；レジスタ ２ ；カウンタ ３ ；加算器 ４ ；書き換え用メモリ ５，６ ；選択回路 ８ ；処理用メモリ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−85811（ＪＰ，Ａ) 特開 平３−79115（ＪＰ，Ａ) 特開 平３−64111（ＪＰ，Ａ) 特開 平２−105609（ＪＰ，Ａ) 特開 昭63−84313（ＪＰ，Ａ) 特開 昭62−187970（ＪＰ，Ａ) 特公 平２−16054（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 17/00 - 17/08 G06F 12/02

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 ディジタルフィルタの信号処理用の係数
   データが記憶される処理用メモリと、前記ディジタルフ
   ィルタの特性を変更するための係数データを一時的に記
   憶しておくための書き換え用メモリとを有するデータ記
   憶装置において、前記処理用メモリにおける係数データ
   の先頭アドレスを保持する第１のデータ保持手段と、外
   部より前記書き換え用メモリに先頭番地から順次入力さ
   れて記憶されている係数データの数をカウントする第２
   のデータ保持手段と、前記処理用メモリに記憶されてい
   る係数データのアドレスを保持する第３のデータ保持手
   段と、前記第１のデータ保持手段の出力と前記第２のデ
   ータ保持手段の出力とを入力して加算する加算手段と、
   この加算手段の出力と前記第３のデータ保持手段の出力
   とを入力してこの２つの入力における一方を前記処理用
   メモリにアドレスデータとして出力する第１の選択手段
   と、前記書き換え用メモリの出力と外部から転送される
   データとを入力してこの２つの入力における一方を前記
   処理用メモリに記憶データとして出力する第２の選択手
   段と、を有することを特徴とするデータ記憶装置。