JPS63226738A - 連続デ−タ転送におけるリトライ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 例えば、複数個の２バイト以上の内部レジスタと、１バ
イト・幅のデータバスを備え、該データバスを使用して
外部記憶装置との間で、データ転送を行うデータ転送回
路において、データ転送時にエラーが発生したとき、リ
セット後、再度レジスタアドレス、及び外部記憶装置ア
ト°レスを設定して、再転送を行うと云う損失を小さく
する為に、上記内部レジスタ、及び外部記憶装置アドレ
スのポインタにインクリメント、デクリメントの両方の
機能を持つカウンタを使用することにより、データ転送
中にエラーが発生した場合には、該デクリメントａ能で
、コ亥カウンタを−１゛シて、該エラーを発生したデー
タから再データ転送を行うようにしたものである。

〔産業上の利用分野〕

本発明は、入出力制御装置等における外部記憶装置との
間の連続的なデータ転送方式に係り、特に、そのデータ
転送時にエラーが発生した際のリトライ方式に関する。

例えば、磁気テープ装置を制御する磁気テープ制御装置
等における、該磁気テープ装置に対するデータ転送回路
は、内部レジスタが転送データバス幅（例えば、１バイ
ト幅）に比較して、２バイト以上と大きいのが一般的で
ある。

このようなデータ転送では、連続的に該内部レジスタ分
のデータ（複数バイト）を１度のオペレーションで転送
し、データ転送の効率化を図っている。

然し、該連続的なデータ転送中に、ある１バイトのリー
ドデータにエラーが発生した場合、リトライを行うと、
エラーの発生していないバイトをも含めて再度リードす
ることになり、時間的な損失がある他、アドレスカウン
タをリセットする為、再度アドレスを設定し直す為の時
間が必要であり、該データ転送の効率を向上させる為に
は、かかる時間的な損失の発生しないリトライ制御方式
が必要とされる。

〔従来の技術と発明が解決しようとする問題点〕第３図
は従来のデータ転送回路を示した図である。

本図に示したデータ転送回路においては、１バイトのレ
ジスタ（１）〜（Ｎ）　１６を選択する為のインクリメ
ント機能を備えたポインタ１２′と、外部記憶装置２に
対するアドレスを設定する為のインクリメント機能を備
えたアドレスレジスタ１３’と、外部記憶装置２との間
でリード、ライトデータを転送する為の１バイト幅のデ
ータバスが備えられている。

このようなデータ転送回路１において、外部記憶装置２
にデータを転送する場合、上記ポインタ１２′をインク
リメントしながら、レジスタ（１）〜（Ｎ）　１６を選
択し、データバス３１を介して、アドレスレジスタ１３
”が指示するアドレスに順次該ライトデータを転送して
いた。外部記憶装置２からのリードデータを、各レジス
タ（１）〜（Ｎ）　１６にセットする場合も同じである
。

このデータ転送動作中において、あるレジスタ（Ｎ）　
１６の１バイトを、外部記憶装置２に転送中に、エラー
が宍すティエラー検出回路１７で検出されると、上記ポ
インタ１２゛をリセットし、アドレスレジスタ１３′に
は、外部記憶装置２の初期アドレスを再設定した後、再
オペレーションを行う必要があった。

即ち、従来の連続データ転送方式においては、データ転
送中にエラーを検出すると、ポインタ１２゛、及びアド
レスレジスタ１３゛をリセットしている為、アドレスレ
ジスタ１３゛には、初期アドレスを再度書き込むオペレ
ーションを実行させる為に、例えば、図示していないフ
ァームウェアに対する負担の増加と、該再オペレーショ
ンによる時間的な損失があった。

更に、このリトライ方式ではエラーを起こしていないレ
ジスタ部分からも重複して、例えば、読み出すことも多
く、効率の良いデータ転送が行われないと云う問題があ
った。

本発明は上記従来の欠点に鑑み、例えば、１バイトのデ
ータバスを用いて、２バイト以上の記憶容量を持つ複数
個のレジスタを読み出して、外部記憶装置に連続してデ
ータ転送中にエラーを検出した場合のリトライ処理を効
率良く行う方法を提供することを目的とするものである
。

〔問題点を解決するための手段〕

第１図は本発明の連続データ転送におけるリトライ方式
の構成例を示した図である。

本発明においては、 装置内部に、外部記憶装置２との間のデータバス３１幅
の整数倍の記憶容量を持つ、複数個のレジスタ１６を備
え、 該データバス３１によって、上記複数個のレジスタ１６
と上記外部記憶装置２との間で、連続的にデータ転送す
る回路１において、 該外部記憶装置アドレスと、レジスタ１６の入出力ポイ
ンタを制御するカウンタ１２．１３に、インクリメント
デクリメント手段を設け、 上記データバス３１上でエラーが発生したときには、上
記デクリメント手段で、該カウンタ１２゜１３の値を°
−１゛シたポインタ値で、該エラーを生起したデータ転
送のリトライを行うように構成する。

〔作用〕

即ち、本発明によれば、例えば、複数個の２バイト以上
の内部レジスタと、１バイト幅のデータバスを備え、該
データバスを使用して外部記憶装置との間でデータ転送
を行うデータ転送回路において、データ転送時にエラー
が発生したとき、リセット後、再度レジスタアドレス、
及び外部記憶装置アドレスを設定して、再転送を行うと
云う損失を小さくする為に、上記内部レジスタ、及び外
部記憶装置アドレスのポインタにインクリメント。

デクリメントの両方の機能を持つカウンタを使用するこ
とにより、データ転送中にエラーが発生した場合には、
該デクリメント機能で、該カウンタを°−１”　して、
該エラーを発生したデータから、再データ転送を行うよ
うにしたものであるので、エラー発生タイミングで、ポ
インタ、アドレスレジスタを１つ前に自動的に設定でき
１．アドレスレジスタに再度アドレスを書き込む動作が
省かれ、更にエラーを検出したデータからのデータ再転
送ができ、エラーの起こしていないレジスタを再度リー
ドする時間も省かれ、効率の良いデータ転送が実現でき
る効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の連続データ転送におけるリトラ
イ方式の構成例を示した図であり、第２図は本発明にょ
ろリトライ動作のタイムチャートであり、第１図におけ
るインクリメント、デクリメント機能を備えたポインタ
１２．アドレスレジスタ１３が本発明を実施するのに必
要な手段である。

尚、全図を通して同じ符号は同じ対象物を示している。

以下、第１図、第２図によって本発明の連続データ転送
におけるリトライ方式を説明する。

先ず、コントロール回路１５により、例えば、外部記憶
装置２からリードするオペレーションを実行すると、Ｎ
バイトのデータがデータバス３１を介して、各レジスタ
（１）〜（Ｎ）　１６に順次セントされる。

この連続データ転送中において、例えば、３バイト目（
第２図のタイムチャートで、斜線で示す）に、パリティ
エラー検出回路１７でエラーが検出されたとすると、該
データ転送のオペレーションは一旦中断され、該エラー
の発生したタイミングにおいて、レジスタ（１）〜（Ｎ
）　１６に対するポインタ１２．及び外部記憶装置２に
対するアドレスを生成するアドレスレジスタ１３が’−
１’（即ち、デクリメント）される。即ち、エラーの発
生したレジスタ（３）　１６を再度アクセスできるよう
になる。

コントロール回路１５で該エラーを解析した後、チェッ
クリセットを行うと、該戻されたポインタ１２、及びア
ドレスレジスタ１３から、本来備えられているインクリ
メント機能により通常のリードオペレーションが続行さ
れる。

第２図は、このときの動作をタイムチャートで示したも
のであり、図示の例では、パリティチェック信号の立ち
上がりのタイミングで、上記ポインタ１２．及びアドレ
スレジスタ１３の値を°−１′し、コントロール回路１
５からのエラーチェソクリセント信号に基づいて、酸エ
ラーチェック信号をリセットした後、該戻されたアドレ
スから、リードデータがデータバス３１に読み出され、
レジスタ（Ｎ）　１６に再リードされるこ店示している
。

このように、本発明は、データバス幅の整数倍の記憶容
量を備えた複数個のレジスタと、磁気テープ装置の如き
外部記憶装置との間で連続したデータ転送を行うデータ
転送回路において、該複数個のレジスタをポイントする
ポインタと、該外部記憶装置のアドレスレジスタに、本
来の連続データ転送の為のインクリメント機能に加えて
、デクリメント機能を付加し、該レジスタと外部記憶装
置との間でのデータ転送中にエラーが発生した場合には
、該エラーの発生したタイミングにおいて、上記ポイン
タ、及びアドレスレジスタを−１゛シて、該エラーの発
生したデータからデータ転送を再開するようにした所に
特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の連続データ転送
におけるリトライ方式は、複数個の２バイト以上の内部
レジスタと、１バイト幅のデータバスを備え、該データ
バスを使用して外部記憶装置との間で、データ転送を行
うデータ転送回路において、データ転送時にエラーが発
生したとき、リセット後、再度レジスタアドレス、及び
外部記憶装置アドレスを設定して、再転送を行うと云う
損失を小さくする為に、上記内部レジスタ、及び外部記
憶装置アドレスのポインタにインクリメント、デクリメ
ントの両方の機能を持つカウンタを使用することにより
、データ転送中にエラーが発生した場合には、該デクリ
メント機能で、該カウンタを°−１゛シて、該エラーを
発生したデータから、再データ転送を行うようにしたも
のであるので、エラー発生タイミングで、ポインタ、ア
ドレスレジスタを１つ前に自動的に設定でき、アドレス
レジスタに再度アドレスを書き込む動作が省かれ、更に
エラーを検出したデータからのデータ再転送ができ、エ
ラーの起こしていないレジスタを再度リードする時間も
省かれ、効率の良いデータ転送が実現できる効果がある
。

【図面の簡単な説明】

第１図は本発明の連続データ転送におけるリトライ方式
の構成例を示した図。 第２図は本発明によるリトライ動作のタイムチャート。 第３図は従来のデータ転送回路を示した図。 である。 図面において、 ■はデータ転送回路、　　１２．１２’はポインタ。 １３、１３’はアドレスレジスタ。 １５はコントロール回路、１６はレジスタ（１）〜（Ｎ
）。 １７はパリティエラー検出回路。 ２は外部記憶装置。 ３０はアドレスバス、３１はデータバス。 をそれぞれ示す。 本勇εη月力１１振帆デ１夕Ｓ太初Ｌ１でおｊするソト
ラフイ方弐゛のイ覇戸く４グ］訃種は図 茅　１　図

Claims (1)

1. 【特許請求の範囲】 装置内部に、外部記憶装置（２）との間のデータバス（
   ３１）幅の整数倍の記憶容量を持つ、複数個のレジスタ
   （１６）を備え、 該データバス（３１）によって、上記複数個のレジスタ
   （１６）と、上記外部記憶装置（２）との間で、連続的
   にデータ転送する回路（１）において、該外部記憶装置
   アドレスと、レジスタ（１６）の入出力ポインタを制御
   するカウンタ（１２、１３）に、インクリメント、デク
   リメント手段を設け、 上記データバス（３１）上でエラーが発生したときには
   、上記デクリメント手段で、該カウンタ（１２、１３）
   の値を‘−１’したポインタ値で、該エラーを生起した
   データ転送のリトライを行うように制御することを特徴
   とする連続データ転送におけるリトライ方式。