JPH03225429A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH03225429A JPH03225429A JP2021438A JP2143890A JPH03225429A JP H03225429 A JPH03225429 A JP H03225429A JP 2021438 A JP2021438 A JP 2021438A JP 2143890 A JP2143890 A JP 2143890A JP H03225429 A JPH03225429 A JP H03225429A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- control
- standby state
- stand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、待機状態〈スタンバイ状態）が設定され、複
数種類のうちのいずれか１つの待機状態解除信号が入力
されて前記待機状態が解除され、対応する動作を行う集
積回路装置に関する。
数種類のうちのいずれか１つの待機状態解除信号が入力
されて前記待機状態が解除され、対応する動作を行う集
積回路装置に関する。
冗宋の技術
たとえばマイクロコンピュータなどの大規模集積回路は
マイクロプロセンサなどの制御回路を備えており、この
制御回路は待機状態（以下、スタンバイ状態と称する）
が設定され動作を停止する機能を有している。このよう
なスタンバイ状態を解除するために外部から交番信号で
あるスタンバイ状態解除信号が入力される。このスタン
バイ状邪解除信号は一般に複数種類用いられ、これらの
うちのいずれか１つがマイクロコンピュータに入力され
ることにより、マイクロコンピュータはスタンバイ状態
が解除され、入力されたスタンバイ状態解除信号の種類
に対応する動作を行う。
マイクロプロセンサなどの制御回路を備えており、この
制御回路は待機状態（以下、スタンバイ状態と称する）
が設定され動作を停止する機能を有している。このよう
なスタンバイ状態を解除するために外部から交番信号で
あるスタンバイ状態解除信号が入力される。このスタン
バイ状邪解除信号は一般に複数種類用いられ、これらの
うちのいずれか１つがマイクロコンピュータに入力され
ることにより、マイクロコンピュータはスタンバイ状態
が解除され、入力されたスタンバイ状態解除信号の種類
に対応する動作を行う。
発明が解決しようとする課題
従来では、外部からマイクロコンピュータにスタンバイ
解除信号を入力するにあたり、マイクロコンピュータ中
のマイクロプロセッサがスタンバイ解除信号を認識して
スタンバイ状態を解除した後、当該スタンバイ解除信号
に対応する動作を行うまでの過渡期間に亘り、前記交番
信号としてのスタンバイ解除信号を与え続ける必要があ
る。このためたとえば発振回路など、前記過渡期間に亘
って、スタンバイ解除信号を発生する回路が必要であり
、構成が大型化してしまうと共に、このような過渡期間
では他の処理を行うことができず、使用性が劣るという
課題がある。
解除信号を入力するにあたり、マイクロコンピュータ中
のマイクロプロセッサがスタンバイ解除信号を認識して
スタンバイ状態を解除した後、当該スタンバイ解除信号
に対応する動作を行うまでの過渡期間に亘り、前記交番
信号としてのスタンバイ解除信号を与え続ける必要があ
る。このためたとえば発振回路など、前記過渡期間に亘
って、スタンバイ解除信号を発生する回路が必要であり
、構成が大型化してしまうと共に、このような過渡期間
では他の処理を行うことができず、使用性が劣るという
課題がある。
本発明の目的は上述の技術的課題を解消し、使用性が格
段に向上された集積回路装置を提供することである。
段に向上された集積回路装置を提供することである。
課題を解決するための手段
本発明は、パルス状の複数の待機状態解除信号にそれぞ
れ対応する制御信号が入力されて待機状態が解除され、
制御信号に対応する動作を行う制御手段と、 前記待機状態解除信号が入力され対応する制御信号を出
力する制御信号出力手段とを含み、制御信号出力手段は
制御信号のレベルの変化状態を保持するレベル変化保持
手段を、入力される待機状態解除信号毎に備えることを
特徴とする集積回路装置である。
れ対応する制御信号が入力されて待機状態が解除され、
制御信号に対応する動作を行う制御手段と、 前記待機状態解除信号が入力され対応する制御信号を出
力する制御信号出力手段とを含み、制御信号出力手段は
制御信号のレベルの変化状態を保持するレベル変化保持
手段を、入力される待機状態解除信号毎に備えることを
特徴とする集積回路装置である。
作 用
本発明に従う集積回路装置には、制御手段と制御手段へ
制御信号を出力する制御信号出力手段とが含まれる。待
機状態の集積回路装置にパルス状の複数の待機状態解除
信号のいずれか１つが入力されると、制御信号出力手段
はパルス信号として与えられる待機状態解除信号のレベ
ルの変化状態をレベル保持手段で保持する。レベル変化
保持手段からの制御信号は、前記保持された待機状態解
除信号のレベルの変化状態に対応する。
制御信号を出力する制御信号出力手段とが含まれる。待
機状態の集積回路装置にパルス状の複数の待機状態解除
信号のいずれか１つが入力されると、制御信号出力手段
はパルス信号として与えられる待機状態解除信号のレベ
ルの変化状態をレベル保持手段で保持する。レベル変化
保持手段からの制御信号は、前記保持された待機状態解
除信号のレベルの変化状態に対応する。
このような制御信号出力手段は、入力される待機状態解
除信号毎に設けられており、したがって制御手段はいず
れの制御信号手段からの待機状態解除信号であるかを検
出すれば、当該待機状態解除信号に対応する動作を行う
ことができる。このようにして、入力される待機状態解
除信号が集積回路装置における待機状態解除後の過渡期
間に亘り出力され続ける必要が解消され、使用性が格段
に向上される。
除信号毎に設けられており、したがって制御手段はいず
れの制御信号手段からの待機状態解除信号であるかを検
出すれば、当該待機状態解除信号に対応する動作を行う
ことができる。このようにして、入力される待機状態解
除信号が集積回路装置における待機状態解除後の過渡期
間に亘り出力され続ける必要が解消され、使用性が格段
に向上される。
実施例
第１図は本発明の一実施例の集積回路装置１の一部分の
ブロック図であり、第２図は集積回路装置１の基本的構
成を示すブロック図である。これらの図面を併せて参照
する。集積回路装置１には複数の入力端子Ｔｌ、Ｔ２．
・・・、Ｔｎ（総称するときには符号Ｔで示す）が設け
られ、各入力端子Ｔｉ （ｉ＝１〜ｎ）にはそれぞれ制
御信号出力口２＆Ｃ１〜Ｃｎ（ｍ称するときには符号Ｃ
で示す）が個別光に接続される。各制御信号出力回路Ｃ
ｉ（ｉ ＝ １〜ｎ ）からの制御信号ＣＴＩ、ＣＴ２
゜・・・、ＣＴｎは、パスライン２をそれぞれ介して、
たとえばマイクロブロセッ、すなどとして実現される制
御回路３の入力端子１１．Ｉ２．・・・、Ｉｎに入力さ
れる。
ブロック図であり、第２図は集積回路装置１の基本的構
成を示すブロック図である。これらの図面を併せて参照
する。集積回路装置１には複数の入力端子Ｔｌ、Ｔ２．
・・・、Ｔｎ（総称するときには符号Ｔで示す）が設け
られ、各入力端子Ｔｉ （ｉ＝１〜ｎ）にはそれぞれ制
御信号出力口２＆Ｃ１〜Ｃｎ（ｍ称するときには符号Ｃ
で示す）が個別光に接続される。各制御信号出力回路Ｃ
ｉ（ｉ ＝ １〜ｎ ）からの制御信号ＣＴＩ、ＣＴ２
゜・・・、ＣＴｎは、パスライン２をそれぞれ介して、
たとえばマイクロブロセッ、すなどとして実現される制
御回路３の入力端子１１．Ｉ２．・・・、Ｉｎに入力さ
れる。
制御信号出力回路Ｃは、たとえばＤ型フリップフロップ
回路４を備え、このフリップフロップ回路４には入力端
子Ｔに外部から入力される待機状態解除信号でありパル
ス状の信号として入力されるスタンバイ解除要求信号（
以下、要求信号と略す）がクロック信号として入力され
る。フリップフロップ回路４のデータ入力端子りは常に
ハイレベルすなわち論理「１」に設定され、出力端子Ｑ
からの信号Ａはたとえばマルチプレクサなどにより実現
される入力切換回路５の一方入力端子に入力される。入
力切換回路５の他方入力端子には入力端子Ｔに接続され
た入力ラッチ回路６の出力信号Ｂが与えられ、制御回路
３から選択信号ＳＬが入力される。
回路４を備え、このフリップフロップ回路４には入力端
子Ｔに外部から入力される待機状態解除信号でありパル
ス状の信号として入力されるスタンバイ解除要求信号（
以下、要求信号と略す）がクロック信号として入力され
る。フリップフロップ回路４のデータ入力端子りは常に
ハイレベルすなわち論理「１」に設定され、出力端子Ｑ
からの信号Ａはたとえばマルチプレクサなどにより実現
される入力切換回路５の一方入力端子に入力される。入
力切換回路５の他方入力端子には入力端子Ｔに接続され
た入力ラッチ回路６の出力信号Ｂが与えられ、制御回路
３から選択信号ＳＬが入力される。
第３図は集積回路装置１の動作を説明するタイムチャー
トであり、第４図は本実施例の動作を説明するフローチ
ャートである。これらの図面を併せて参照して集積回路
装置１の動作について説明する。以下の説明では単一の
入力端子Ｔに要求信号Ｓが入力される場合について説明
する。第４図ステップａ１では集積回路装置１は動作状
態をスタンバイ状態とする。このとき制御回路３は第３
図（１）に示される選択信号ＳＬを入力切換回路５に入
力し、７９１１７０７１回路４を選択するステップａ２
では第３図時刻ｔ１において入力端子Ｔに、第３図（２
）図示のパルス状の前記要求信号Ｓが入力されると、そ
の立ち上がりエッジによってフリップフロップ回路４の
出力ｆ工号Ａは、たとえばローレベルからハイレベルに
切換わる。
トであり、第４図は本実施例の動作を説明するフローチ
ャートである。これらの図面を併せて参照して集積回路
装置１の動作について説明する。以下の説明では単一の
入力端子Ｔに要求信号Ｓが入力される場合について説明
する。第４図ステップａ１では集積回路装置１は動作状
態をスタンバイ状態とする。このとき制御回路３は第３
図（１）に示される選択信号ＳＬを入力切換回路５に入
力し、７９１１７０７１回路４を選択するステップａ２
では第３図時刻ｔ１において入力端子Ｔに、第３図（２
）図示のパルス状の前記要求信号Ｓが入力されると、そ
の立ち上がりエッジによってフリップフロップ回路４の
出力ｆ工号Ａは、たとえばローレベルからハイレベルに
切換わる。
入力切換回路５はこのようなハイレベルの出力信号Ａを
パスライン２に第３図（５）に示されるように出力する
。すなわち第４図ステップａ２で制御回路３は要求信号
Ｓの入力待ちとなる。
パスライン２に第３図（５）に示されるように出力する
。すなわち第４図ステップａ２で制御回路３は要求信号
Ｓの入力待ちとなる。
ステ・７プａ２で要求信号Ｓが入力された二とが前記パ
スライン２における制御信号ＣＴｉの状聾すなわち入力
端子■の状態により制御回路３が検出すると、ステップ
ａ３に移る。ステップａ３では制御回路３は、パスライ
ン２から入力端子■を介する第３０（５）に示される制
御信号ＣＴを確認する。ステップａ４て′は制御回路３
は第３１３（４）図示のリセ・ｌト信号Ｒを、時刻ｔ２
て７９７１７０７１回路４に出力し、出力信号Ａはたと
えばローレベルに切換わる。制御回路３は第３図（１）
の選択信号ＳＬを時刻ｔ３て切換え、入力切換回路５は
入力ラッチ回路６を選択する。これ以降、入力端子Ｔに
データが入力されると、このデータは入カラ・ｌ子回路
６および入力切換回路５を介して、パスライン２に出力
され制御回路３により読取られる６ 以上のようにして本実施例では、交番信号としての要求
信号Ｓを従来例で述べたように、たとえば第３図（３）
の期間Ｗ１に亘って発生し続ける回路が不必要となり、
たとえば単一個程度のパルス状に変化する信号でスタン
バイ状態を解除することができる。これにより信号を発
生する回路の構成か格段に簡略化される。また集積回路
装置１に入力される前述したような要求信号Ｓを指定の
期間に亘って発生し続ける構成が不＝１要となり、集積
回路装置１の周辺の構成が簡略化される。
スライン２における制御信号ＣＴｉの状聾すなわち入力
端子■の状態により制御回路３が検出すると、ステップ
ａ３に移る。ステップａ３では制御回路３は、パスライ
ン２から入力端子■を介する第３０（５）に示される制
御信号ＣＴを確認する。ステップａ４て′は制御回路３
は第３１３（４）図示のリセ・ｌト信号Ｒを、時刻ｔ２
て７９７１７０７１回路４に出力し、出力信号Ａはたと
えばローレベルに切換わる。制御回路３は第３図（１）
の選択信号ＳＬを時刻ｔ３て切換え、入力切換回路５は
入力ラッチ回路６を選択する。これ以降、入力端子Ｔに
データが入力されると、このデータは入カラ・ｌ子回路
６および入力切換回路５を介して、パスライン２に出力
され制御回路３により読取られる６ 以上のようにして本実施例では、交番信号としての要求
信号Ｓを従来例で述べたように、たとえば第３図（３）
の期間Ｗ１に亘って発生し続ける回路が不必要となり、
たとえば単一個程度のパルス状に変化する信号でスタン
バイ状態を解除することができる。これにより信号を発
生する回路の構成か格段に簡略化される。また集積回路
装置１に入力される前述したような要求信号Ｓを指定の
期間に亘って発生し続ける構成が不＝１要となり、集積
回路装置１の周辺の構成が簡略化される。
前述したように制御回路３には、入力端子Ｔ１〜Ｔｎの
うち要求信号Ｓ１が入力された制ｍ信号出力回路Ｃｉか
ら、対応する制御信号ＣＴｉが制御回路３に単一レベル
の信号として入力されるようにした。したがって制御回
路３は前記要求信号Ｓｉがたとえば単一個のパルス信号
である場合であっても、スタンバイ状態が解除された後
、いずれの入力端子Ｔｉから要求信号Ｓ１が入力されて
も、こノしを容すに認識することかで・き操作性を格段
に向上させる。
うち要求信号Ｓ１が入力された制ｍ信号出力回路Ｃｉか
ら、対応する制御信号ＣＴｉが制御回路３に単一レベル
の信号として入力されるようにした。したがって制御回
路３は前記要求信号Ｓｉがたとえば単一個のパルス信号
である場合であっても、スタンバイ状態が解除された後
、いずれの入力端子Ｔｉから要求信号Ｓ１が入力されて
も、こノしを容すに認識することかで・き操作性を格段
に向上させる。
発明の効果
１１’ｉ ４− Ｊ）よろに本発明に従えば、複数の待
機状態解除信号のいずれかｌ Ｑか入力されると、制御
信号比Ｊ〕手段はパルス信号として与えられる待機状態
解除信号のレベルの変化状態とレベル保持手段で保持す
るようにした５このような制（ｉＩＩ信号出力手段は、
入力される待機状態解除信号毎に設けられておつ、した
かつて制御手段はいずれの制御信号手段か、゛、の待機
状態解除信号であるかを検出すれは、当該待機状態解除
信号に対応する動作を行う二とかできる。このとき入力
される待機状態解除ｆ３号が、集積回路装置における待
機状態解除後の過渡期間に亘り発生され続ける必要が解
消され、使用性が格段に向Ｆされる。
機状態解除信号のいずれかｌ Ｑか入力されると、制御
信号比Ｊ〕手段はパルス信号として与えられる待機状態
解除信号のレベルの変化状態とレベル保持手段で保持す
るようにした５このような制（ｉＩＩ信号出力手段は、
入力される待機状態解除信号毎に設けられておつ、した
かつて制御手段はいずれの制御信号手段か、゛、の待機
状態解除信号であるかを検出すれは、当該待機状態解除
信号に対応する動作を行う二とかできる。このとき入力
される待機状態解除ｆ３号が、集積回路装置における待
機状態解除後の過渡期間に亘り発生され続ける必要が解
消され、使用性が格段に向Ｆされる。
第１図は本発明の一実施例の集積回路装置１の一部Ｉ：
Ｔのブロック図、第２図は集積回路装置１の基本的構成
を説明するブロック図、第３図は本実施例の動作を説明
するタイムチャート、第４図は本実施例の動作を説明す
るフローチャートである。
Ｔのブロック図、第２図は集積回路装置１の基本的構成
を説明するブロック図、第３図は本実施例の動作を説明
するタイムチャート、第４図は本実施例の動作を説明す
るフローチャートである。
Claims (1)
- パルス状の複数の待機状態解除信号にそれぞれ対応する
制御信号が入力されて待機状態が解除され、制御信号に
対応する動作を行う制御手段と、前記待機状態解除信号
が入力され対応する制御信号を出力する制御信号出力手
段とを含み、制御信号出力手段は制御信号のレベルの変
化状態を保持するレベル変化保持手段を、入力される待
機状態解除信号毎に備えることを特徴とする集積回路装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021438A JPH03225429A (ja) | 1990-01-30 | 1990-01-30 | 集積回路装置 |
| US07/644,334 US5307500A (en) | 1990-01-30 | 1991-01-23 | Integrated circuit device with stand-by cancellation |
| KR1019910001173A KR940001557B1 (ko) | 1990-01-30 | 1991-01-24 | 집적회로장치(integrated circuit device) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021438A JPH03225429A (ja) | 1990-01-30 | 1990-01-30 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03225429A true JPH03225429A (ja) | 1991-10-04 |
Family
ID=12054975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021438A Pending JPH03225429A (ja) | 1990-01-30 | 1990-01-30 | 集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5307500A (ja) |
| JP (1) | JPH03225429A (ja) |
| KR (1) | KR940001557B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020189226A1 (ja) * | 2019-03-15 | 2021-12-02 | 工機ホールディングス株式会社 | 送風機 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5974552A (en) * | 1995-12-29 | 1999-10-26 | Samsung Electronics Co., Ltd. | Method and apparatus for executing a scheduled operation after wake up from power off state |
| US7237132B2 (en) * | 2004-04-14 | 2007-06-26 | Broadcom Corporation | Power reduction for unintentional activation of a wireless input device using a flip-flop to detect event termination |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158445A (ja) * | 1983-02-28 | 1984-09-07 | Nec Home Electronics Ltd | 多重割込判別方式 |
| JPS6299832A (ja) * | 1985-10-25 | 1987-05-09 | Ricoh Co Ltd | 計算機制御方式 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3843838A (en) * | 1973-03-16 | 1974-10-22 | Warwick Electronics Inc | Muting circuit for video and audio playback system |
| US4050096A (en) * | 1974-10-30 | 1977-09-20 | Motorola, Inc. | Pulse expanding system for microprocessor systems with slow memory |
| DE3018859C3 (de) * | 1979-05-17 | 1993-12-23 | Canon Kk | Elektrostatisches Bildaufzeichnungsgerät |
| US4486827A (en) * | 1979-11-09 | 1984-12-04 | Zilog, Inc. | Microprocessor apparatus |
| US4802120A (en) * | 1984-10-30 | 1989-01-31 | Tandy Corporation | Multistage timing circuit for system bus control |
| JPS61228533A (ja) * | 1985-04-03 | 1986-10-11 | Hitachi Ltd | 電子計算機におけるセツシヨンの制御方法 |
| EP0262429B1 (en) * | 1986-09-01 | 1995-11-22 | Nec Corporation | Data processor having a high speed data transfer function |
| US5225989A (en) * | 1988-05-19 | 1993-07-06 | Fanuc Ltd. | Apparatus and method for performing simultaneous control of control axes of a machine tool |
| US4965793A (en) * | 1989-02-03 | 1990-10-23 | Digital Equipment Corporation | Method and apparatus for interfacing a system control unit for a multi-processor |
-
1990
- 1990-01-30 JP JP2021438A patent/JPH03225429A/ja active Pending
-
1991
- 1991-01-23 US US07/644,334 patent/US5307500A/en not_active Expired - Lifetime
- 1991-01-24 KR KR1019910001173A patent/KR940001557B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158445A (ja) * | 1983-02-28 | 1984-09-07 | Nec Home Electronics Ltd | 多重割込判別方式 |
| JPS6299832A (ja) * | 1985-10-25 | 1987-05-09 | Ricoh Co Ltd | 計算機制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020189226A1 (ja) * | 2019-03-15 | 2021-12-02 | 工機ホールディングス株式会社 | 送風機 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910014785A (ko) | 1991-08-31 |
| US5307500A (en) | 1994-04-26 |
| KR940001557B1 (ko) | 1994-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0683731A (ja) | 自己同期型転送制御回路 | |
| JPH03225429A (ja) | 集積回路装置 | |
| EP0809189B1 (en) | Data latch for high-speed peripheral | |
| JPH0668015A (ja) | アサイン情報保持回路 | |
| JP2723267B2 (ja) | 非同期入力インターフェース装置 | |
| JPS61140876A (ja) | 半導体集積回路装置 | |
| JPH0537306A (ja) | フリツプフロツプ回路 | |
| JP2513032B2 (ja) | マイクロコンピュ―タの入力制御回路 | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| JPH01223521A (ja) | 大規模集積回路 | |
| JPS63245510A (ja) | クロツク切替回路 | |
| JPH07168785A (ja) | システムバス・インタフェース回路 | |
| JPH0227457A (ja) | 記憶装置 | |
| JPS6048780B2 (ja) | マルチタイマ装置 | |
| JPH01175089A (ja) | サンプリング制御方式 | |
| JPH0740229B2 (ja) | 割り込み入力信号制御方式 | |
| JPH0628197A (ja) | 切替要求信号受付制御方式 | |
| JPH0340116A (ja) | タイマ回路 | |
| JPS63188257A (ja) | バス獲得方式 | |
| JPH02123448A (ja) | バス調停回路 | |
| JPH04311228A (ja) | 端子機能設定回路 | |
| JPH05217006A (ja) | 半導体集積回路 | |
| JPH0540552A (ja) | スタンバイ回路 | |
| JPS6168620A (ja) | リセツト制御装置 | |
| JPH06295346A (ja) | マイクロコンピュータ |