JPH0227457A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH0227457A JPH0227457A JP63176743A JP17674388A JPH0227457A JP H0227457 A JPH0227457 A JP H0227457A JP 63176743 A JP63176743 A JP 63176743A JP 17674388 A JP17674388 A JP 17674388A JP H0227457 A JPH0227457 A JP H0227457A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- refresh
- register
- busy
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003745 diagnosis Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はシステム制御装置に接続される各記憶装置の診
断制御に関し、特にリフレッシュコマンド時のリプライ
返送制御に関する。
断制御に関し、特にリフレッシュコマンド時のリプライ
返送制御に関する。
(従来の技術)
従来、この種の記憶装置がリフレッシュコマンドを受信
してリフレッシュ動作を実行しているトキ、システムが
オフラインで診断状態になると、当該システムはガード
され、る。従って。
してリフレッシュ動作を実行しているトキ、システムが
オフラインで診断状態になると、当該システムはガード
され、る。従って。
リプライがシステム制御装置に返送されないため、リプ
ライエラーが発生してい友。
ライエラーが発生してい友。
逆に、リフレッシュコマンドを受信してリフレッシュ動
作を実行中、オフラインと診断状態とが同時に解除され
ても、オフラインでリプライエラーをマスクする必要が
あった。
作を実行中、オフラインと診断状態とが同時に解除され
ても、オフラインでリプライエラーをマスクする必要が
あった。
(発明が解決しようとする課題)
上述し友ように従来の記憶装置においては。
オフラインで診断状態にセットされる前、あるいはオフ
ラインと診断状態とを同時に解除する前の状態で、リプ
ライエラーをマスクするためのレジスタをセットしなけ
ればならないtめ。
ラインと診断状態とを同時に解除する前の状態で、リプ
ライエラーをマスクするためのレジスタをセットしなけ
ればならないtめ。
一連の診断プログラムの構成が複雑になるという欠点が
6つfl−、Iiもリプライエラーをマスクしている間
は1本当の障害を検出できないという欠点もあつ几。
6つfl−、Iiもリプライエラーをマスクしている間
は1本当の障害を検出できないという欠点もあつ几。
本発明の目的は、記憶装置がリフレッシュサイクル中に
オフラインの診断状態をセットする場合、あるいはオフ
ラインと診断状態とを同時1こ解除する場合には、リフ
レッシュビジー信号の否定信号と診断信号との論理積を
取ってレジスタのデータ1子に入力し、オtリフレッシ
ュビジー信号と1診断信号との論理和を取ってレジスタ
のホールド端子に入力し、さらにレジスタの否定信号と
リプライ信号との論理積金地って返送信号とすることに
よジ上記欠点を除去し。
オフラインの診断状態をセットする場合、あるいはオフ
ラインと診断状態とを同時1こ解除する場合には、リフ
レッシュビジー信号の否定信号と診断信号との論理積を
取ってレジスタのデータ1子に入力し、オtリフレッシ
ュビジー信号と1診断信号との論理和を取ってレジスタ
のホールド端子に入力し、さらにレジスタの否定信号と
リプライ信号との論理積金地って返送信号とすることに
よジ上記欠点を除去し。
確実に障害を検出できるように構成した記憶装置?提供
することにある。
することにある。
(課題金牌決する几めの手段〕
本発明による記憶装置は主制御回路と、リフレッシュビ
ジー回路と、第1のANDゲ−)と、ORゲートと、レ
ジスタと、第2のANDゲートと全具備して診断制御の
論理を構成し念ものである。
ジー回路と、第1のANDゲ−)と、ORゲートと、レ
ジスタと、第2のANDゲートと全具備して診断制御の
論理を構成し念ものである。
主制御回路は、システム制御装置からの書込み/続出し
要求と同様lこリフレッシュコマンドによってリフレッ
シュを実行し、リプライを返送するtめのものである。
要求と同様lこリフレッシュコマンドによってリフレッ
シュを実行し、リプライを返送するtめのものである。
リフレッシュビジー回路は、リフレッシュコマンドを受
信してからリプライを返送するまでの時間にわtつてシ
ステムをビジー状態にする几めのものである。
信してからリプライを返送するまでの時間にわtつてシ
ステムをビジー状態にする几めのものである。
第1のANDゲートは、オフライン状態で診[−実行す
る診断信号を受け1診断信号とりフレッシュビジー回路
から出力されるリフレッシュビジー信号の否定との間で
論理積を得るtめのものである。
る診断信号を受け1診断信号とりフレッシュビジー回路
から出力されるリフレッシュビジー信号の否定との間で
論理積を得るtめのものである。
ORゲートは1診断信号とリフレッシュビジー信号との
間で論理和を得るためのものである。
間で論理和を得るためのものである。
レジスタは、上記論理積をデータCD)として入力する
とともに上記論理和をホールド信号(H)として加え、
データをQN+凰−D+H・QNに従って保持して出力
(Q)するtめのものである。
とともに上記論理和をホールド信号(H)として加え、
データをQN+凰−D+H・QNに従って保持して出力
(Q)するtめのものである。
第2のANDゲートは、レジスタの否定出力とリプライ
信号との間で論理積金得て返送信号を生成する几めのも
のである。
信号との間で論理積金得て返送信号を生成する几めのも
のである。
(実施例)
次に1本発明を図面を参照して説明する。
第1図は本発明による記憶装置の一実施例を示すブロッ
ク図である。WJ1図にかいて、1は主制御回路、2は
リフレッシュビジー回路、3゜6はそれぞれ第1および
第2のANDゲート。
ク図である。WJ1図にかいて、1は主制御回路、2は
リフレッシュビジー回路、3゜6はそれぞれ第1および
第2のANDゲート。
4はORゲート、5はレジスタである。
システム制御装置(図示していない。)から信号@12
f介してリクエストコマンドカ送うれてくると、記憶装
置では主制御回路1によってコマンド全講読する。コマ
ンドがリフレッシュ動作要求であれば、リフレッシュ信
号が信号線13に介してリフレッシュビジー回路2へ送
られる。リフレッシュビジー回路2はリフレッシュサイ
クル中にシステムをビジー状態にするリフレッシュビジ
ー信号を発生して信号線14上に送出する。
f介してリクエストコマンドカ送うれてくると、記憶装
置では主制御回路1によってコマンド全講読する。コマ
ンドがリフレッシュ動作要求であれば、リフレッシュ信
号が信号線13に介してリフレッシュビジー回路2へ送
られる。リフレッシュビジー回路2はリフレッシュサイ
クル中にシステムをビジー状態にするリフレッシュビジ
ー信号を発生して信号線14上に送出する。
第2図は、第1図に示す記憶装置がオフラインであって
、且つ、診断状態で動作しているときの各部の動作波形
を示すタイミング図である。
、且つ、診断状態で動作しているときの各部の動作波形
を示すタイミング図である。
リフレッシュサイクル中に第2図に示すように、オフラ
インで診断状態を表わす診断信号がシステム制御装置か
ら信号i10.11に介して送られてぐると、信号線l
l上の診断信号と信号線15上のリフレッシュビジー信
号の否定との間の論理積が第1のANDゲート3により
求められ、レジスタ5のデータ端子りに入力される。
インで診断状態を表わす診断信号がシステム制御装置か
ら信号i10.11に介して送られてぐると、信号線l
l上の診断信号と信号線15上のリフレッシュビジー信
号の否定との間の論理積が第1のANDゲート3により
求められ、レジスタ5のデータ端子りに入力される。
レジスタ5の出力t−Q、ホールド端子をHとすると、
レジスタ5の論理はQN+1−D+H・QNである。
レジスタ5の論理はQN+1−D+H・QNである。
よって、リフレッシュビジー信号が屏除すれるT4のタ
イミングで、レジスタ5の出力力11”にセットされる
。
イミングで、レジスタ5の出力力11”にセットされる
。
従って、主制御回路lで生成されたTaのタイミングの
り1ライは信号線20から第2のANDゲート6を介し
てシステム制御装置(図示していない。)に返送される
。
り1ライは信号線20から第2のANDゲート6を介し
てシステム制御装置(図示していない。)に返送される
。
第3図は、第1図の記憶装置がオフラインから解除され
、同時lこ診断状態からも解除されたときの各部の動作
波形を示すタイミング図である。
、同時lこ診断状態からも解除されたときの各部の動作
波形を示すタイミング図である。
次に、リフレッシュサイクル中にオフラインと診断状態
とを同時に鱗除しt場合について。
とを同時に鱗除しt場合について。
第3図を参照して説明する。
リフレッシュサイクル中に信号線10.11上の診断信
号が′″0”になったとすると、第1のANDゲート3
の出力はTaのタイミングで@0″である。いっぽう、
ORゲート4から信号線14上へのリフレッシュビジー
信号は1”であるが、Taのタイミングで10′″にな
る。
号が′″0”になったとすると、第1のANDゲート3
の出力はTaのタイミングで@0″である。いっぽう、
ORゲート4から信号線14上へのリフレッシュビジー
信号は1”であるが、Taのタイミングで10′″にな
る。
従って、Taのタイミングで信号線20上のリプライは
第2のANDゲート6でゲートされ。
第2のANDゲート6でゲートされ。
信号線21からシステム制御装置へはリプライが返送さ
れない。
れない。
(発明の効果)
以上説明し友ように本発明は、記憶装置がリフレッシュ
サイクル中にオフラインで診断状態をセットする場合、
あるいはオフラインと診断状態とを同時に解除する場合
に、リフレッシュビジー信号の否定信号と診断信号との
論理積を増ってレジスタのデータ端子に入力し、ま交リ
フレッシュビジー信号と診断信号との論理和を取ってレ
ジスタのホールド1子に入力し、さらにレジスタの否定
信号とリプライ信号との論理積1に増って返送信号とす
ることにより、リプライエラーをマスクする必要がない
念め、−違の診断プログラムの構成が簡単になるととも
に。
サイクル中にオフラインで診断状態をセットする場合、
あるいはオフラインと診断状態とを同時に解除する場合
に、リフレッシュビジー信号の否定信号と診断信号との
論理積を増ってレジスタのデータ端子に入力し、ま交リ
フレッシュビジー信号と診断信号との論理和を取ってレ
ジスタのホールド1子に入力し、さらにレジスタの否定
信号とリプライ信号との論理積1に増って返送信号とす
ることにより、リプライエラーをマスクする必要がない
念め、−違の診断プログラムの構成が簡単になるととも
に。
障害を常時、検出できるという効果があゐ。
第1図は1本発明による記憶装置の一実施例ヲ示すブロ
ック図である。 第2図および第3図は、それぞれ第1図の記憶装置の動
作波形を示すタイミング図である。 l・・・主制御回路 2・・・リフレッシュビジー 回路 3.6・−ANDゲート 4・・・OR+ゲート 5・・・レジスタ 10〜21・・・信号線 才1図 特許出履入 日本電気株式会社
ック図である。 第2図および第3図は、それぞれ第1図の記憶装置の動
作波形を示すタイミング図である。 l・・・主制御回路 2・・・リフレッシュビジー 回路 3.6・−ANDゲート 4・・・OR+ゲート 5・・・レジスタ 10〜21・・・信号線 才1図 特許出履入 日本電気株式会社
Claims (1)
- システム制御装置からの書込み/読出し要求と同様にリ
フレッシュコマンドによつてリフレッシュを実行し、リ
プライを返送するための主制御回路と、前記リフレッシ
ュコマンドを受信してから前記リプライを返送するまで
の時間にわたつてシステムをビジー状態にするためのリ
フレッシュビジー回路と、オフライン状態で診断を実行
する診断信号を受け、前記診断信号と前記リフレッシュ
ビジー回路から出力されるリフレッシュビジー信号の否
定との間で論理積を得るための第1のANDゲートと、
前記診断信号と前記リフレッシュビジー信号との間で論
理和を得るためのORゲートと、前記論理積をデータ(
D)として入力するとともに前記論理和をホールド信号
(H)として加え、前記データをQ_N_+_1=D+
@H@・Q_Nに従つて保持して出力(Q)するための
レジスタと、前記レジスタの否定出力と前記リプライ信
号との間で論理積を得て返送信号を生成するための第2
のANDゲートとを具備して診断制御の論理を構成した
ことを特徴とする記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63176743A JPH0748192B2 (ja) | 1988-07-15 | 1988-07-15 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63176743A JPH0748192B2 (ja) | 1988-07-15 | 1988-07-15 | 記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0227457A true JPH0227457A (ja) | 1990-01-30 |
JPH0748192B2 JPH0748192B2 (ja) | 1995-05-24 |
Family
ID=16019025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63176743A Expired - Lifetime JPH0748192B2 (ja) | 1988-07-15 | 1988-07-15 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0748192B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04288648A (ja) * | 1990-07-03 | 1992-10-13 | Digital Equip Corp <Dec> | 診断走査によるメモリ装置のモード切り替え |
-
1988
- 1988-07-15 JP JP63176743A patent/JPH0748192B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04288648A (ja) * | 1990-07-03 | 1992-10-13 | Digital Equip Corp <Dec> | 診断走査によるメモリ装置のモード切り替え |
Also Published As
Publication number | Publication date |
---|---|
JPH0748192B2 (ja) | 1995-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04178580A (ja) | 半導体メモリの故障自己診断装置 | |
JPH0227457A (ja) | 記憶装置 | |
JP3271307B2 (ja) | 半導体メモリ用試験パターン発生器 | |
JPH0238879A (ja) | 論理回路 | |
JPS6349811B2 (ja) | ||
JPS601644B2 (ja) | タイミングパルス発生回路 | |
JPH02275513A (ja) | リセット回路 | |
JP2870101B2 (ja) | データパス診断回路 | |
JPS61248141A (ja) | Fifo自己診断装置 | |
JPH04130943A (ja) | メモリ診断方式 | |
JP2890426B2 (ja) | 情報処理装置 | |
JPS6292042A (ja) | 記憶装置 | |
JPH0410042A (ja) | データ書き込みエラー検出回路 | |
JP2505571B2 (ja) | 記憶装置の診断方法 | |
JPS63292248A (ja) | デ−タ処理システム | |
JPH0754343B2 (ja) | 集積回路 | |
JPS58169614A (ja) | バス制御方式 | |
JPH0266668A (ja) | マルチプロセツサバスのデータトレース方法 | |
JPH0916334A (ja) | ディジタル/アナログ変換装置 | |
JPH01302420A (ja) | 非同期ダブルバッファの書き込み保護方式 | |
JPS62279452A (ja) | メモリ制御装置 | |
JPH0253142A (ja) | ベクトルレジスタ診断方式 | |
JPS63118845A (ja) | 論理シミユレ−シヨン方式 | |
JPH05158802A (ja) | メモリ回路制御方法およびメモリ制御回路 | |
JPH01155445A (ja) | 状態履歴記憶方式 |