JPH05158802A - メモリ回路制御方法およびメモリ制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 データを格納するメモリ回路の他に必要とさ
れたパリティビットを格納するメモリ回路を不要とし、
メモリ回路を一つにして消費電力の小さいメモリ制御回
路を実現する。 【構成】 メモリ回路１はデータとその反転データを格
納するエリアを有し、データバス制御回路７は入力デー
タからその反転データを生成し、セグメント信号生成回
路１２はメモリアクセスの都度２回実行されるマイクロ
命令ごとに書込み／読出し情報のデータまたは反転デー
タの種別を指定し、メモリ回路１にはデータと反転デー
タが格納される。データ検出回路８は反転データを用い
て読み出しデータの故障を検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置のメモリ
回路の制御方法およびメモリ制御回路に関する。

【０００２】

【従来の技術】図２はバッテリで作動する情報処理装置
におけるメモリ制御回路の従来例のブロック図である。
従来、情報処理装置のメモリ制御回路は、一般にデータ
を格納するメモリ回路の他に、データに添付されたパリ
ティビットを格納するためのメモリ回路を必要とし、こ
のメモリ制御回路ではデータを格納するメモリ回路２１
と、パリティビットを格納するメモリ回路２７とパリテ
ィチェック回路２８と、メモリ回路その他に給電するバ
ッテリ２を有している。

【０００３】

【発明が解決しようとする課題】上述した従来のメモリ
制御回路は、データを格納するメモリ回路とデータに添
付されたパリティビットを格納するメモリ回路の二つの
メモリ回路を有しているため、これらのメモリ回路に格
納されたデータを保持しておくために必要な電力消費量
が大きく、バッテリのみで稼動させる場合は格納された
データの保持時間を著しく低下させ、またバッテリによ
る情報処理装置の連続稼動時間を制限しなければならな
いという欠点があった。

【０００４】本発明の目的は、メモリ回路を１つにする
ことにより電力消費量が小さく、かつデータの信頼性の
高いメモリ回路制御方法およびメモリ制御回路を提供す
ることである。

【０００５】

【課題を解決するための手段】本発明の第１のメモリ回
路制御方法は、メモリ回路におけるデータの書き込み時
または読み出し時に、それぞれデータの書き込みまたは
読み出しに関するマイクロ命令を２回づつ連続して出力
し、データの書き込み時は、２回のマイクロ命令によっ
て、データと該データの各構成ビットの値が反転されて
なる反転データとを順次命令ごとにメモリ回路のそれぞ
れの所定の領域に格納し、データの読み出し時は、２回
のマイクロ命令により、データと反転データとを順次命
令ごとに読み出し、データの正誤を反転データによって
検証する。

【０００６】本発明の第２のメモリ制御回路は、データ
を格納するデータ格納領域とともに、データの各構成ビ
ットの値が反転されてなる反転データを格納する反転デ
ータ格納領域を有するメモリ回路と、メモリ回路におけ
るデータの書き込み時または読み出し時にそれぞれデー
タの書き込みまたは読み出しに関するマイクロ命令を２
回づつ連続して出力する手段と、２回の書き込みマイク
ロ命令により、入力されたデータとその反転データをマ
イクロ命令ごとにデータ格納領域と反転データ格納領域
に順次格納し、２回の読み出しマイクロ命令により、デ
ータ格納領域からデータを、反転データ格納領域から反
転データを順次読み出す書き込み・読み出し手段と、読
み出されたデータを読み出された反転データを用いて検
証するデータ検証回路を有する。

【０００７】本発明の前記メモリ制御回路の一実施態様
においては、書き込み・読み出し手段が、データ書き込
み時および読み出し時に、マイクロ命令ごとにデータを
処理するか、反転データを処理するかを指示するセグメ
ント信号を順次出力するセグメント信号生成回路と、書
き込みマイクロ命令により、データバスから入力された
データの反転データを生成し、データおよび反転データ
をそれぞれセグメント信号にしたがってメモリ回路に出
力し、読み出しマイクロ命令により、メモリ回路から読
み出されたデータをセグメント信号にしたがってデータ
バスに出力するデータバス制御回路からなる。

【０００８】

【作用】データに添付されたパリティビットを格納する
メモリ回路を無くして、代わりにメモリ回路の格納容量
を２倍にし、それぞれデータを格納するデータ格納領域
とそれらデータの反転データを格納する反転データ格納
領域を設け、データの書き込み、読み出しいずれの場合
もマイクロ命令を２回づつ続けて出力し、マイクロ命令
１回ごとにデータとデータから生成された反転データの
書き込みまたは読み出しを行うことにより、１つのメモ
リ回路を用いてデータとその反転データの書き込みまた
は読み出しを行うと同時に、メモリ回路から読み出され
たデータの故障検出はパリティチェックに代えて、読み
出された反転データを利用してビットごとに行う。

【０００９】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１０】図１は本発明のメモリ回路制御方法が適用
された、バッテリで作動するデータ処理装置におけるメ
モリ制御回路の一実施例のブロック図である。

【００１１】このメモリ制御回路は、アドレスバス３に
接続されるメモリ回路１と、データバス４に接続されデ
ータバス４とメモリ回路１の間に介在するデータバス制
御回路７と、メモリ回路１およびデータバス制御回路７
に送るセグメント信号を生成するセグメント信号生成回
路１２と、データ検証回路８と、バッテリ２から構成さ
れ、メモリ回路１、データバス制御回路７およびデータ
検証回路８はメモリ回路入出力データ線１０により相互
に接続されている。またメモリ回路１には書き込み許可
信号線５が、データ検証回路８にはエラー信号線１１が
接続されている。バッテリ２から各回路１，７，８，１
２には電力供給線６が接続されている。メモリ回路１は
従来例の２倍の記憶容量を有し、データを格納するデー
タ格納領域と反転データを格納する反転データ格納領域
を有し、データの書き込み時および読み出し時におい
て、アドレス情報はアドレスバス３から入力し、書き込
みおよび読み出しのデータおよび反転データはメモリ回
路入出力データ線１０を通じデータバス制御回路７との
間で入出力される。データとその反転データはそれぞれ
の格納領域の同番のアドレスに格納される。データバス
制御回路７は、セグメント信号線９から入力するセグメ
ント信号の指示に従い、データ書き込み時はデータバス
４から入力するデータからその反転データを生成し、デ
ータまたは反転データを選択してメモリ回路入出力デー
タ線１０に送出し、またデータ読み出し時はメモリ回路
入出力データ線１０から入力するデータをホールドしデ
ータバス４に出力する。セグメント信号生成回路１２
は、データの書き込み、読み出しのマイクロ命令ごとに
データと反転データのいずれを処理対象とするかを指示
するセグメント信号“０”と“１”を生成し、セグメン
ト信号線９からメモリ回路１およびデータバス制御回路
７に出力する。データ検証回路８はデータ読み出し時に
入力されるデータと反転データよりデータの故障を検出
し、その結果をエラー信号線１１に出力する。

【００１２】次に、本実施例のメモリ制御回路の動作に
ついて説明する。

【００１３】本回路では、１つのデータの書き込み、お
よび読み出しについてメモリアクセスを行わせるマイク
ロ命令をそれぞれ２回連続して実行させるものである。
なお、２回連続して実行させるマイクロ命令は同一のも
のである。

【００１４】はじめにデータ書き込み動作について説明
する。

【００１５】第１回目のマイクロ命令が実行されると、
データを書き込むアドレス情報がアドレスバス３を通
り、メモリ回路１に入力され、同時にデータバス４には
格納すべきデータが出力され、データバス制御回路７に
入力される。この時、セグメント信号生成回路１２から
は、セグメント信号線９に対してセグメント信号“０”
が出力され、データバス制御回路７とメモリ回路１に対
しそれぞれ入力される。データバス制御回路７はデータ
バス４から入力されたデータからその反転データを生成
するが、入力されたセグメント信号が“０”なので反転
前のデータを選択し、メモリ回路入出力データ線１０に
出力する。メモリ回路１はアドレスバス３からのアドレ
ス情報と、メモリ回路入出力データ線１０からのデータ
と、書き込み許可信号線５からの書き込み許可信号によ
り、セグメント信号“０”によって指示されたデータ格
納領域の指定されたアドレスに対し、メモリ回路入出力
データ線１０から入力されたデータの書き込みを行な
い、第１回目のマイクロ命令が終了する。続けて第２回
目のマイクロ命令を実行する。第２回目の命令が実行さ
れたことにより、セグメント信号生成回路１２はセグメ
ント信号線９に対し、セグメント信号“１”を出力す
る。第１回目のマイクロ命令実行の場合と同様に、デー
タバス制御回路７はデータバス４から入力されたデータ
から反転データを生成し、今度はセグメント信号が
“１”であるため反転データを選択し、メモリ回路入出
力データ線１０に出力する。メモリ回路１は、セグメン
ト信号が“１”であるため、今度は反転データ格納領域
を選択し、書き込み許可信号線５からの書き込み信号に
より、アドレスバス３で指定されたアドレスに対しメモ
リ回路入出力データ線１０から入力された反転データを
書き込み、第２回目の命令が終了する。第２回目の命令
が終了したことにより、セグメント信号生成回路１２は
セグメント信号線９に出力するセグメント信号を“０”
にする。このようにして、メモリ回路１上のデータ格納
領域にはデータを、反転データ格納領域にはその反転デ
ータがそれぞれ書き込まれる。以上に述べたように、マ
イクロ命令を２回連続して実行する動作によりデータの
書き込みと、同時にその反転データの書き込みを行なう
ことができる。データの書き込み動作時は、データ検証
回路は動作しない。

【００１６】次に、データ読み出し動作について説明す
る。

【００１７】第１回目のマイクロ命令が実行されると、
必要とするデータが格納されているアドレス情報がアド
レスバス３に出力される。この時、セグメント信号生成
回路１２からは、セグメント信号線９に対してセグメン
ト信号“０”が出力されている。メモリ回路１は、アド
レスバス３からのアドレス情報とセグメント信号線９か
らのセグメント信号によりデータ格納領域の指定された
アドレスからデータを読み出し、メモリ回路入出力デー
タ線１０に出力する。データバス制御回路７はメモリ回
路入出力データ線１０からのデータをホールドし、デー
タバス４に出力する。データ検証回路８もメモリ回路入
出力データ線１０からのデータをホールドする。これで
第１回目の命令を終了する。続けて第２回目のマイクロ
命令を実行する。第２回目の命令が実行されたことによ
り、セグメント信号生成回路１２はセグメント信号線９
に対し、セグメント信号“１”を出力する。アドレスバ
ス３には第１回目の命令が実行された時と同一のアドレ
スが出力される。メモリ回路１は、セグメント信号が
“１”であるため、今度は反転データ格納領域を選択
し、アドレスバス３で指定されたアドレスより反転デー
タを読み出し、メモリ回路入出力データ線１０に出力す
る。データバス制御回路７は、メモリ回路入出力データ
線１０より入力されるデータは無視して第１回目の命令
が実行された時にホールドしたデータをデータバス４に
出力する。データ検証回路８は、メモリ回路入出力デー
タ線１０から入力される反転データと、第１回目の命令
が実行された時にホールドしたデータとにより、データ
の故障検証を行い、検証した結果をホールドしてエラー
信号線１１に出力する。これで第２回目のマイクロ命令
が終了する。第２回目のマイクロ命令が終了したことに
より、セグメント信号生成回路１２は、セグメント信号
線９に対して出力するセグメント信号を“０”にする。
このようにして、メモリ回路１より必要とするデータを
読み出すことができ、かつ、データの故障検証を行うこ
とができる。

【００１８】

【発明の効果】本発明は、メモリ回路の格納容量を２倍
にして、それぞれデータを格納する領域と反転データを
格納する領域を設け、データの書き込み、および読み出
しの場合にそれぞれマイクロ命令を２回づつ続けて出力
し、１回ごとにデータとその反転データの書き込みまた
は読み出しを１つのメモリ回路を用いて行うことによ
り、メモリ回路を１個とし、バッテリの電力消費を減少
させることができるとともに、反転データの各ビットを
格納データの各ビットごとの故障検出情報として利用す
るため、データの信頼性を向上させることができる効果
がある。

【図面の簡単な説明】

【図１】本発明のメモリ回路制御方法を適用したメモリ
制御回路の一実施例のブロック図である。

【図２】メモリ制御回路の従来例のブロック図である。

【符号の説明】

１ メモリ回路 ２ バッテリ ３ アドレスバス ４ データバス ５ 書き込み許可信号線 ６ 電力供給線 ７ データバス制御回路 ８ データ検証回路 ９ セグメント信号線 １０ メモリ回路入出力データ線 １１ エラー信号線 １２ セグメント信号生成回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 情報処理装置のメモリ回路の制御方法に
   おいて、 メモリ回路におけるデータの書き込み時または読み出し
   時に、それぞれデータの書き込みまたは読み出しに関す
   るマイクロ命令を２回づつ連続して出力し、 データの書き込み時は、２回のマイクロ命令によって、
   データと該データの各構成ビットの値が反転されてなる
   反転データとを順次命令ごとにメモリ回路のそれぞれの
   所定の領域に格納し、 データの読み出し時は、２回のマイクロ命令により、デ
   ータと前記反転データとを順次命令ごとに読み出し、デ
   ータの正誤を前記反転データによって検証することを特
   徴とするメモリ回路の制御方法。
2. 【請求項２】 情報処理装置のメモリ制御回路におい
   て、 データを格納するデータ格納領域とともに、該データの
   各構成ビットの値が反転されてなる反転データを格納す
   る反転データ格納領域を有するメモリ回路と、 前記メモリ回路におけるデータの書き込み時または読み
   出し時にそれぞれデータの書き込みまたは読み出しに関
   するマイクロ命令を２回づつ連続して出力する手段と、 ２回の書き込みマイクロ命令により、入力されたデータ
   とその反転データをマイクロ命令ごとに前記データ格納
   領域と反転データ格納領域に順次格納し、２回の読み出
   しマイクロ命令により、データ格納領域からデータを、
   反転データ格納領域から反転データを順次読み出す書き
   込み・読み出し手段と、 前記読み出されたデータを前記読み出された反転データ
   を用いて検証するデータ検証回路を有することを特徴と
   するメモリ制御回路。
3. 【請求項３】 前記データ書き込み・読み出し手段が、 データの書き込み時および読み出し時に、マイクロ命令
   ごとにデータを処理するか、反転データを処理するかを
   指示するセグメント信号を順次出力するセグメント信号
   生成回路と、 書き込みマイクロ命令により、データバスから入力され
   たデータの反転データを生成し、データおよび反転デー
   タをそれぞれセグメント信号にしたがってメモリ回路に
   出力し、読み出しマイクロ命令により、メモリ回路から
   読み出されたデータをセグメント信号にしたがってデー
   タバスに出力するデータバス制御回路からなる請求項２
   に記載のメモリ制御回路。