JPS6038766A - 記憶システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は書込みとその後の読取シ検査を行う記憶装置に
関するものでめる〇 背景技術 磁気デスクなどを用いる記憶装置では、書込みと並行し
て読取シを行うことが不可能のため、読取り検査付き書
込み命令の場合は、書込みを行った後読増多を行い、正
しく書込みが行われたことを検査している間、他の記憶
装置に対する書込みまたは読取シを行うことが出来ず、
読取シ検査なし書込み命令の場合に比較して、性能が約
半分に低下すると云う欠点がめった。

発明の開示 本発明の目的は、複数個の読取り書込み回路金歯えるこ
とにより、上記欠点を解決した記憶システムを提供する
ことにるる。

本発明の構成について述べると１本発明は、チャネル装
置からの命令を実行する命令実行制御回路と、この制御
回路後段に並列に接続された複数個の読取り書込み回路
と、これらの読取シ書込み回路のそれぞれに接続された
１つ以上の記憶装置とよシ構成されてなる情報処理装置
において、前記命令実行制御回路が前記記憶装置の１つ
を選択して書込みと書込み後の読取シ検査を行う検査付
き書込み命令を受けたとき、前記選択された記憶装置に
接続された読取シ書込み回路が動作して当該記憶装置に
書込みを行った後、当該記憶装置からの読取シ検査に際
しては、当該記憶装置に接続された読取シ書込み回路を
前記命令実行制御回路から切離して読取９検査を実行し
、その間他の読取シ書込み回路がこれに接続されている
任意の１つの記憶装置との間で読取シまたは書込を行う
ことを可能にした記憶システムでおる。

本発明は上述のように構成したので、１つの記憶装置に
対する書込み後の読取シ検査と、他の記憶装置に対する
書込み又は読取シとを並行して実施することによシ、検
査付き書込み命令に対する処理能率を大きく改善する効
果がめる。

発明を実施するだめの最良の形態 次に本発明の実施例について１図面を参照して詳細に説
明する。

第１図は本発明の実施例をブロック図で示したものでア
シ、命令実行制御回路１と、複数個の読取＃）書込み回
路２，３と、これらの読取り書込み回路２．３に接続さ
れる記憶装置４１．４２および５１．５２とよシ構成さ
れている。

まずチャネル装置から信号線群１０１を通して実行命令
が制御回路１に送られる。本実施例においては、チャネ
ル装置は命令の送出に先行して、命令を実行すべき記憶
装置のアドレスを、信号線群１０１を通して実行命令制
御回路１に送出するものとする。実行命令制御回路１は
記憶装置のアドレスを受取ると、指定された記憶装置に
対応する読取シ書込み回路を、信号線群１１１を通して
選択する。本実施例においては、チャネル装置は読取シ
書込み回路２に接続されている記憶装置４１に対し、読
取シ検査付き会込み命令を実行するものとする。命令実
行制御回路１は読取勺書込み回路２を選択すると同一に
、信号線群１１１を通して読取シ書込み回路２内の選択
回路２４に記憶装置４１を選択するよう指示する。

続いて、チャネル装置から、信号線群１０１を通して命
令実行制御回路１に、検査付き書込み命令が送られると
、命令実行制御回路１は信号線群１１１を通して、書込
み回路２１および誤り検出コード生成／検査回路２２に
、書込動作を行うよう指示し、この命令に続いてチャネ
ル装置から送られる一連のデータおよびこのデータから
生成された誤シ検出コードを、それぞれ信号線群１２１
および１２２％選択回路２４および信号線群１３１を通
して、記憶装置４１に書込む。

この書込み動作を第２図の動作状況表示線６１上の実線
８１に示す。

一連の書込み動作が終了すると、次に書込みを行ったデ
ータを読取シ、正しく書込まれたか否かの検査を行う。

この書込み後の検査は、検査付き書込み命令により指定
された数のすべてのデータの書込みを行った後に実施し
てもよく、また記憶装置の記憶単位毎に、書込みと検査
を繰シ返して実施しても良い。

一連の書込み動作終了後、命令実行制御回路１は信号線
群１１１を通して、誤シ検出コード生成／検査回路２２
および読取多回路２３に、記憶装置４１からデータの読
取シを行い、誤シの有無を検査するように指示する。仁
の読取シおよび検査は、チャネル装置および命令実行制
御回路１がら読取シ書込み回路２を切離して実施される
。従って、命令実行制御回路ｌは、他の読取シ書込み回
路３を通して記憶装置５１または５２に対する読取りま
たは書込みを、実施することが可能である。

読取りおよび検査の結果の誤りの有無は、動作終了後信
号線群１１２を通して、誤シ検出コード生成／検査回路
２２から命令実行制御回路ｌに通知される。この読取シ
および検査動作を、第２図における表示線６１上の破線
８２に示す。

読取シ書込み回路２が、読取シおよび検査を開始した後
、記憶装置５１に対する検査付き書込み命令が発行され
ると、読取シ書込み回路３を通して記憶装置５１に対し
て１以上に説明したところと全く同様の方法で、書込み
および読取り検査が行われる。この記憶装置５１に対す
る書込みおよび読取り検査動作を、第２図における動作
状況表示線７１上に、それぞれ実線９１および破線９２
に示す。

第１図の読取シ書込み回路３の構成要素は省略しである
が、読取ル書込み回路２と全く同様である。また、本実
施例では、制御回路１に接続されている読取りｉ込み回
路の数、および読取シ書込み回路に接続されている記憶
装置の数は、どちらも２であるが、読取シ書込み回路の
数は、２以上の複数でよく、記憶装置の数は、少なくと
も１つ以上の任意の数でよい。

以上に説明したように、本発明によれば、１つの記憶装
置に対する書込み後の読取り検査中に、これと並行して
、他の記憶装置に対する書込みまたは読取シを実施する
ことによって、検査付き書込み命令に対する処理能率を
改善する効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を機能別に分けて示したブロッ
ク図、第２図は第１図の実施例における動作状況の一例
を線形表示にて示した図である。 １・・・・・・命令実行制御回路、２，３・・・・・・
読取９書込み回路、２１・・・・−書込み回路、２２・
・・・・・誤シ検出コード生成／検査回路、２３・・−
・・読取多回路、２４・・・・・・記憶装置選択回路、
４１，４２，５１．５２・・・・・・記憶装置、６１・
・−・−・記憶装置４１の動作状況。 ７１・・・・・・記憶装置５１の動作状況、８１．９１
・・・・・・書込み動作、８２．９２・−・・・・読取
９検査動作。

Claims (1)

1. 【特許請求の範囲】 チャネル装置から命令を実行する命令実行制衝へ 回路と、この制御回路後段に並列に接続された複数個の
   読取シ書込み回路と、これらの読取シ書込み回路のそれ
   ぞれに接続された１つ以上の記憶装置とよ）構成されて
   なる情報処理装置において、前記命令実行制御回路が前
   記記憶装置の１つを選択して書込みと書込み後の蔽取）
   検査を行う検査付き書込み命令を受けたとき、前記選択
   された記憶装置に接続された読取り書込み回路が動作し
   て当該記憶装置に書込みを行った後、当該記憶装置から
   の読取シ検査に際しては、当該記憶装置に接続された読
   取り書込み回路を前記命令実行制御回路から切離して読
   取シ検査を実行し、その間他の読取り書込み回路がこれ
   に接続されている任意の１′）の記憶装置との間で読取
   ９または書込を行うことを可能にした記憶システム〇