JPS6352522A - コ−ド変換回路検査方式 - Google Patents
コ−ド変換回路検査方式Info
- Publication number
- JPS6352522A JPS6352522A JP19543886A JP19543886A JPS6352522A JP S6352522 A JPS6352522 A JP S6352522A JP 19543886 A JP19543886 A JP 19543886A JP 19543886 A JP19543886 A JP 19543886A JP S6352522 A JPS6352522 A JP S6352522A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- code conversion
- code
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 56
- 238000012360 testing method Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 2
- 238000010998 test method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101100042793 Gallus gallus SMC2 gene Proteins 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は処理データのコード変換に係り、特にコード変
換回路のみで、データが正常に変換されたか否かを検査
するに好適なコード変換回路検査方式に関する。
換回路のみで、データが正常に変換されたか否かを検査
するに好適なコード変換回路検査方式に関する。
磁気テープ制御装置において、処理装置からのASC■
コードデータをエベシディック(EBCD I C)コ
ードデータに変換、又はエベシディックコードデータを
ASCnコードデータに変換するコード変換回路はテー
プ記録情報の互換性上、テープ媒体上に記録するCRC
等の検査コードは。
コードデータをエベシディック(EBCD I C)コ
ードデータに変換、又はエベシディックコードデータを
ASCnコードデータに変換するコード変換回路はテー
プ記録情報の互換性上、テープ媒体上に記録するCRC
等の検査コードは。
コード変換後のデータで生成しなければならない。
従ってコード変換回路の正常性は、磁気テープ制御装置
全体のデータパスラインで検査する事が出来ない、この
為、コード変換回路は独立して検査回路を持っているが
、この検査回路は同じコード変換回路を二重に持ち、各
々の変換結果の一致をもって回路の正常性を確認してい
る。
全体のデータパスラインで検査する事が出来ない、この
為、コード変換回路は独立して検査回路を持っているが
、この検査回路は同じコード変換回路を二重に持ち、各
々の変換結果の一致をもって回路の正常性を確認してい
る。
上記従来技術は同じ変換回路を二重に持ち、その結果を
比較し、一致を確認するが、コード変換回路部の入力デ
ータの不具合による誤変換は検出出来ない等の信頼性の
問題、又同じ回路を二重に持つ等の負担が大きく、コス
ト上の問題もあった。
比較し、一致を確認するが、コード変換回路部の入力デ
ータの不具合による誤変換は検出出来ない等の信頼性の
問題、又同じ回路を二重に持つ等の負担が大きく、コス
ト上の問題もあった。
本発明の目的は上記の不具合を解決する為、信頼性向上
1回路の二重化廃止を計ったコード変換回路検査方式を
提供する事にある。
1回路の二重化廃止を計ったコード変換回路検査方式を
提供する事にある。
上記目的は、
(1)、コード変換回路は通常、書込回路部と読出回路
部に設けられている。従って、書込時は書込回路部のコ
ード変換回路で変換したデータを読出回路部のコード変
換回路に送り逆変換する。
部に設けられている。従って、書込時は書込回路部のコ
ード変換回路で変換したデータを読出回路部のコード変
換回路に送り逆変換する。
続出時は同様に読出回路部から書込回路部にデータを送
り逆変換する。この様に、書込回路と読出し回路にデー
タのループバスを設ける事により同じ回路を二重に持つ
、又は逆変換の回路を特別に設ける必要は無い。
り逆変換する。この様に、書込回路と読出し回路にデー
タのループバスを設ける事により同じ回路を二重に持つ
、又は逆変換の回路を特別に設ける必要は無い。
(2)、各ループにおいて、変換前のデータから生成し
た検査コードと逆変換したデータから生成した検査コー
ドの一致で、変換回路の正常性を確認する事に依り、コ
ード変換回路の信頼性向上を計る事が出来る。
た検査コードと逆変換したデータから生成した検査コー
ドの一致で、変換回路の正常性を確認する事に依り、コ
ード変換回路の信頼性向上を計る事が出来る。
(1)、書込回路と読出回路の間に、データのループバ
スを設ける事により、逆変換の為の回路を特別設ける必
要が無い。
スを設ける事により、逆変換の為の回路を特別設ける必
要が無い。
(2)、書込時、読出時共に、書込回路のコード変換回
路及び読出し回路のコード変換回路の両方にデータが流
れるので一度に両方のコード変換回路の確認が可能とな
る。
路及び読出し回路のコード変換回路の両方にデータが流
れるので一度に両方のコード変換回路の確認が可能とな
る。
(3)、検査コードによる回路の正常性を確認する事に
より、コード変換回路の信頼性が向上する。
より、コード変換回路の信頼性が向上する。
以下、本発明の一実施例として磁気テープ制御装置(以
下、MTCと略す)を用いて説明する。
下、MTCと略す)を用いて説明する。
第2図はMTC22のデータフローを示したブロック図
である0点線部はオプションとして、コード変換回路を
付加した場合を示す。
である0点線部はオプションとして、コード変換回路を
付加した場合を示す。
チャネル21からの書込データは次に示すルートで磁気
テープ′g装置(以下、MTUと略す)23によりテー
プ媒体に記録される。
テープ′g装置(以下、MTUと略す)23によりテー
プ媒体に記録される。
チャネル1→レシーバ24→CBOバツフア27→チヤ
ネルバツフア28→4−5エンコーダ30→ライトトリ
ガーレジスタ31→ドライバー32→MTtJ23、 一方、MTUからの読出しデータは次のルートとなる。
ネルバツフア28→4−5エンコーダ30→ライトトリ
ガーレジスタ31→ドライバー32→MTtJ23、 一方、MTUからの読出しデータは次のルートとなる。
MTU23→レシーバ44→位相同期回路23→スキュ
ーバソファ42→5−4トランスレ一ト41→エラー修
正回路40→チャネルバッファ28→Aレジスタ35.
Bレジスタ36→ドライバー33→チャネル21、 コード変換回路を付加した場合は、書込回路部のコード
変換回路26と読出回路部のコード変換回路37が点線
で示す様に接続される。ここで追加したコード変換はA
SCIIコードとエベシディックコードの相方向変換を
行う、データルートの正常性の確認は主にCRCの検査
コードで回路全体をチェックしている。AUX CRC
Aジェネレータ25及びCRCジェネレータ29はMT
U23により記録されるデータから生成する。CRCチ
ェック39.AUX CRCDラッチ38及びAUX
CRCAラッチ34は記録されているデータから生成さ
れる。
ーバソファ42→5−4トランスレ一ト41→エラー修
正回路40→チャネルバッファ28→Aレジスタ35.
Bレジスタ36→ドライバー33→チャネル21、 コード変換回路を付加した場合は、書込回路部のコード
変換回路26と読出回路部のコード変換回路37が点線
で示す様に接続される。ここで追加したコード変換はA
SCIIコードとエベシディックコードの相方向変換を
行う、データルートの正常性の確認は主にCRCの検査
コードで回路全体をチェックしている。AUX CRC
Aジェネレータ25及びCRCジェネレータ29はMT
U23により記録されるデータから生成する。CRCチ
ェック39.AUX CRCDラッチ38及びAUX
CRCAラッチ34は記録されているデータから生成さ
れる。
第1図は本発明を説明するコード変換回路のブロック図
を示している。
を示している。
書込データは、ライトレジスター1にラッチされた後、
セレクター2を通り書込時コード変換回路4に入り、デ
ータのコード変換をする。変換データは通常のルートで
送ら九る一方、データループバス15により読出回路に
送り、セレクター8を通った後、読出時コード変換回路
10で逆変換される。このループにおいてA点のデータ
とD点のデータによりCRC発生回路7でCRCを生成
し比較を行い、回路の正常性を確認する。
セレクター2を通り書込時コード変換回路4に入り、デ
ータのコード変換をする。変換データは通常のルートで
送ら九る一方、データループバス15により読出回路に
送り、セレクター8を通った後、読出時コード変換回路
10で逆変換される。このループにおいてA点のデータ
とD点のデータによりCRC発生回路7でCRCを生成
し比較を行い、回路の正常性を確認する。
読出回路においては読出しデータがセレクター8を通り
読出時コード変換回路10でデータのコード変換行い、
変換データはAレジスタ11.Bレジスタ12を通り通
常のルートで次回路に送られる。一方、データループバ
ス14により書込回路に送り、セレクター2を通り書込
時コード変換回路4で逆変換する。このループにおいて
0点のデータとB点のデータからCRC発生回路7でC
RCを生成し比較を行い1回路の正常性を確認する、更
に変換データの信頼性を向上させる為に、パリティ予測
回路3,9及びパリティジェネレータ5,13によりパ
リティビットの確認及び付加を行う。
読出時コード変換回路10でデータのコード変換行い、
変換データはAレジスタ11.Bレジスタ12を通り通
常のルートで次回路に送られる。一方、データループバ
ス14により書込回路に送り、セレクター2を通り書込
時コード変換回路4で逆変換する。このループにおいて
0点のデータとB点のデータからCRC発生回路7でC
RCを生成し比較を行い1回路の正常性を確認する、更
に変換データの信頼性を向上させる為に、パリティ予測
回路3,9及びパリティジェネレータ5,13によりパ
リティビットの確認及び付加を行う。
本実施例によれば、コード変換回路でクローズする検査
方式が可能となり、変換データの信頼性が確保出来る。
方式が可能となり、変換データの信頼性が確保出来る。
本発明によれば、追加回路のみでクローズする検査方法
が可能となり、従来回路に影響を及ぼす事なく追加回路
の信頼性を確保することが可能となる。
が可能となり、従来回路に影響を及ぼす事なく追加回路
の信頼性を確保することが可能となる。
第1図は本発明の一実施例を説明する為のブロック図、
第2図は本発明の一実施例であるMTCにおけるデータ
の流れを示すブロック図である。 3・・・書込時のパリティ予測回路、4・・・書込時の
コード変換回路、7・・・CRC発生回路、9・・・読
出時のパリティ予測回路−10・・・読出時のコード変
換回路、14・・・読出時のデータループバス−15・
・・書込時のデータループパス、26・・・書込回路の
コード変換部、37・・・読出回路のコード変換部。 莫 1 図
第2図は本発明の一実施例であるMTCにおけるデータ
の流れを示すブロック図である。 3・・・書込時のパリティ予測回路、4・・・書込時の
コード変換回路、7・・・CRC発生回路、9・・・読
出時のパリティ予測回路−10・・・読出時のコード変
換回路、14・・・読出時のデータループバス−15・
・・書込時のデータループパス、26・・・書込回路の
コード変換部、37・・・読出回路のコード変換部。 莫 1 図
Claims (1)
- 1、処理装置で処理されるデータコードの種類により、
記録媒体に書込むデータのコードを変換する装置のコー
ド変換回路における検査方式において、書込回路と読出
回路部にデータが流れる閉ループを作り、コード変換す
る前のデータで生成した検査コードと、更にコード変換
し元のコードに戻したデータで生成した検査コードを比
較し、データ変換回路の正常性を検査する事を特徴とし
たコード変換回路検査方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19543886A JPS6352522A (ja) | 1986-08-22 | 1986-08-22 | コ−ド変換回路検査方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19543886A JPS6352522A (ja) | 1986-08-22 | 1986-08-22 | コ−ド変換回路検査方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6352522A true JPS6352522A (ja) | 1988-03-05 |
Family
ID=16341061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19543886A Pending JPS6352522A (ja) | 1986-08-22 | 1986-08-22 | コ−ド変換回路検査方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6352522A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5238561A (en) * | 1990-09-27 | 1993-08-24 | Terumo Kabushiki Kaisha | Hollow fiber mass transfer apparatus |
-
1986
- 1986-08-22 JP JP19543886A patent/JPS6352522A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5238561A (en) * | 1990-09-27 | 1993-08-24 | Terumo Kabushiki Kaisha | Hollow fiber mass transfer apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS648382B2 (ja) | ||
JPH05166304A (ja) | アレイディスク装置のデータチェック方法 | |
JPS6226734B2 (ja) | ||
US6282688B1 (en) | Recording apparatus | |
JPS6352522A (ja) | コ−ド変換回路検査方式 | |
JPS6343833B2 (ja) | ||
JPS6316776B2 (ja) | ||
JPS5835284B2 (ja) | デ−タバスチェック方式 | |
JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
JPH0664858B2 (ja) | 読取回路の診断方式 | |
JP2622953B2 (ja) | ディジタル記録・再生装置における誤動作検出方式 | |
JPS60186951A (ja) | メモリチエツク方式 | |
JPH0354703A (ja) | データ記録再生装置の自己診断方式 | |
JP3257028B2 (ja) | 相互診断機構を有するデータ記録再生装置 | |
KR100505566B1 (ko) | 서브코드 q데이타의 병렬 순환 여유 검사 방법 | |
JPH043525A (ja) | 符号誤り訂正装置 | |
JPS61202381A (ja) | デイスク制御装置 | |
KR100285425B1 (ko) | 순환중복검사코드 발생회로 | |
JPS60171525A (ja) | 記憶装置の制御装置 | |
JP2533944B2 (ja) | デジタルテ―プレコ―ダのデ―タ記録装置 | |
JPH036628A (ja) | 自己診断回路 | |
JP2003143519A (ja) | タイムコード伝送方法およびタイムコード伝送装置 | |
JPS60258662A (ja) | レジスタフアイル | |
JPS6038766A (ja) | 記憶システム | |
JPS6030975B2 (ja) | 誤り検出方式 |