JPH0664858B2 - 読取回路の診断方式 - Google Patents

読取回路の診断方式

Info

Publication number
JPH0664858B2
JPH0664858B2 JP59100494A JP10049484A JPH0664858B2 JP H0664858 B2 JPH0664858 B2 JP H0664858B2 JP 59100494 A JP59100494 A JP 59100494A JP 10049484 A JP10049484 A JP 10049484A JP H0664858 B2 JPH0664858 B2 JP H0664858B2
Authority
JP
Japan
Prior art keywords
data
circuit
read
correction
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59100494A
Other languages
English (en)
Other versions
JPS60246066A (ja
Inventor
雅弘 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59100494A priority Critical patent/JPH0664858B2/ja
Publication of JPS60246066A publication Critical patent/JPS60246066A/ja
Publication of JPH0664858B2 publication Critical patent/JPH0664858B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、読取回路の診断方式に関し、特に書き込みデ
ータを復調した信号を、誤り検出・訂正を行う読取回路
の診断に用いる読取回路の診断方式に関するものであ
る。
〔発明の背景〕
計算機システムを構成する機器、例えば磁気テープ装
置、磁気ディスク装置、主メモリ装置等では、データの
信頼性を保持するためCRC(Cyclic Redundancy Check)
やECC(Error Correction Code)等がデータに付加され
ている。したがって、読み取り回路において、上記CRC
やECCを用いた誤り検出・訂正機能が常時正常に動作し
ているか否かを確認することは、データの信頼性を確保
するために重要となる。
例えば、磁気テープ制御装置においては、その読取回路
の診断を行うため、故意に誤らせたデータを誤り検出・
訂正回路に与え、その回路からの出力により正常か否か
を診断する方式が提案されている(特開昭55−162162号
公報参照)。
この方式では、第1図に示すように、誤り検出・訂正回
路40の診断を行うため、あらかじめ保守パネル31から書
き込みデータの他に、ECCバッファ32に任意のECCコード
が転送される。磁気テープへの書き込み時には、データ
は書込みバッファ2からセレクタ3を通って変調回路26
に転送されるが、ECCについてはECC生成回路4からのコ
ードのかわりに、ECCバッファ32のコードがセレクタ33,
3を介して変調回路6に転送される。これにより、擬似
的にデータの誤りを作成でき、磁気テープを介して誤り
検出・訂正回路34に与えられる。誤り検出・訂正回路34
は、データの誤りの有無と、誤り訂正可能か否かと、訂
正したデータとを診断回路35に出力する。同時に、信号
線36,37を介して訂正可誤り信号と、訂正不可誤り信号
とを出力する。診断回路35は、これらの信号とセレクタ
3の出力とから、誤り検出・訂正回路34が正常に機能し
たか否かをチェックする。
しかし、第1図に示す方法では、一旦磁気テープに書き
込んだデータとECCを読取回路の入力としているので、
記録・再生ヘッドや記録媒体等の部分からの影響があ
り、正確な診断ができないという欠点がある。
そこで、従来より磁気テープ制御装置においては、読取
回路の診断を行う方法として、書き込みデータを入力デ
ータとして、直接読取回路に入力させる方法が行われて
いる。
このため、制御装置内部に、書き込みデータを読み取り
データとする経路を設けている。しかし、この方法にも
次のような問題点がある。
すなわち磁気テープ制御装置は、通常書き込み、あるい
は読み取りのいずれか一方の状態で動作する。したがっ
て、書き込みデータを直接読取回路に入力する場合に
は、装置を書き込み状態で動作させる必要があるため、
読取回路の中の書き込み状態で動作する部分しか診断で
きない。
〔発明の目的〕
本発明の目的は、このような従来の問題を改善し、書き
込みデータを読み取りデータとして用いても、読取回路
を確実に動作させることができ、かつ読取回路の本来の
動作状態で診断ができる読取回路の診断方式を提供する
ことにある。
〔発明の概要〕
上記目的を達成するため、本発明による読取回路の診断
方式は、書込みデータを媒体を介さずに読取回路に入力
し、該データを復調した後、誤り検出・訂正動作を行わ
せて動作チェックを行う、記憶制御装置における読取回
路の診断方式において、該記録制御装置の自己診断を制
御する制御手段と、前記読取回路内に復調されたデータ
を記憶する記憶手段とを有し、該制御手段の制御によ
り、前記復調されたデータを前記記憶手段に一時保持し
た後、前記記憶制御装置と書き込み状態から読み取り状
態に切り替えて、誤り検出・訂正動作のチェックを行な
うことを特徴とするものである。
〔発明の実施例〕
以下、本発明の実施例を、図面により説明する。
第2図は、本発明の一実施例を示す磁気テープ制御装置
のブロック図である。
第2図においては、マイクロプロセッサ14の指示によ
り、診断時の書き込みデータの変調で、ヘッドや記録媒
体の特性による位相補正を行わないようにすることおよ
び読取回路内に設けられているトラック間のスキュー補
正用のバッファ19を利用し、ここに読み取りデータを一
時蓄積しておくことにより、殆んどハードウエアを追
加、変更することなく、確実に読取回路の診断を行える
ようにした。
先ず、通常の書き込み状態においては、上位装置(チャ
ネル)から与えられたデータを、チャネル・インタフェ
ース1を介してチャネル・バッファ2に取り込む。続い
て、書込回路3〜6の動作に同期して、チャネル・バッ
ファ2からそのデータを読み出し、ECC生成回路4で生
成された誤り訂正符号をそのデータに付加して、4−5
変換回路5に転送する。4−5変換回路5は入力したデ
ータの符号を変換した後、変調回路6に出力すると、変
調回路6はこのデータを変調し、MTUインタフェース7
を介して磁気テープ装置に転送し、磁気テープ装置でテ
ープ上にデータを書き込む。
次に通常の読み取り状態においては、磁気テープ上から
読み取られたデータが、MTUインタフェース7を介して
磁気テープ制御装置に入力する。復調回路9はVFO(可
変周波数発振器)10で発生された基準パルスをもとに入
力データを復調し、スキュー補正回路19に転送する。ス
キュー補正回路19は、入力データに対し、各トラック間
のスキューを補正し、5−4変換回路11に送出する。5
−4変換回路11は、補正されたデータの符号変換を行
い、誤り検出回路12と誤り訂正回路13に送出する。誤り
検出回路12と誤り訂正回路13で、誤り検出され、訂正さ
れたデータは、チャネル・バッファ2に転送されて、一
時格納される。
チャネル・バッファ2に書き込まれたデータは、その後
読み出され、チャネル・インタフェース1を介して上位
装置に転送される。
なお、前記書き込み状態においては、データを書き込ん
だ直後に、書き込みが正常に行われたことを確認する。
すなわち、書き込み動作中に記録媒体に書き込まれたデ
ータを読み出し、読み取り状態での動作とほぼ同じよう
にして、復調、変換、誤り訂正を行い、その間に読み出
したデータに誤りのないことをチェックする。
第2図では、6250RPIのGCR(Group Coded Recording)
方式を用いており、7バイトのデータに1バイトのECC
を付加し、2トラックにわたって同時に発生した誤りで
も訂正可能にしている。書き込み時には、4−5変換回
路5において、4ビットのデータを5ビットのデータに
変換し、変調回路6において、5ビットのデータをNRZI
(Non Return to Zoro Changeon Ones)方式に変調して
磁気テープ装置を送出する。読み出し時には、逆にNRZI
方式を復調し、5ビットを4ビットのデータに変換す
る。
次に、読取回路の診断時には、マイクロプロセッサ14を
用いて、磁気テープ制御装置内の自己診断を行い、読取
回路を構成する回路9〜13、18、19、2の異常の有無を
検出する。
先ず、マイクロプロセッサ14は、読取回路の診断を行う
ためのテスト用データを、バス・ライン17を介してチャ
ネル・バッファ2を書き込む。マイクロプロセッサ14
は、複数の指示線15を介して各セレクタ3,8および各回
路1〜19に接続しており、プログラムによりこれらの回
路を任意に動作させることができる。マイクロプロセッ
サ14は、先ず指示線15の1本を介してセレクタ8を制御
し、これを切り換えて書き込みデータ16を読み取りデー
タとして入力できるようにする。次に、同じく指示線15
のいくつかを介して各回路を書き込み状態にし、回路3
〜6に動作を指示する。これにより、チャネル・バッフ
ァ2に書き込まれているテスト用データが読み出され、
4−5変換回路5、変調回路6を経て書き込みデータと
してライン16に出力される。
第3図は、第2図の変調回路のブロック図である。
通常の変調回路では、書き込みヘッドや記録媒体の特性
による位相のずれを、あらかじめ考慮した位相補正を行
っている。したがって、通常の変調回路を第2図の変調
回路6としてそのまま用いると、セレクタ8がバス・ラ
イン16に切り替えられたとき、位相補正後のデータがそ
のままセレクタ8を通って復調回路9に入力し、それに
よりフェーズ・エラーが生じる可能性がある。
そこで、本実施例では第3図に示すように、変調回路6
内にセレクタ20を設け、マイクロプロセッサ14からの指
示ライン15により、上記の位相補正を行わないようにす
る。すなわち、変調回路6内の変調部21の出力と、位相
補正部23の出力とをセレクタ20で任意に切り替え選択で
きるようにする。通常は位相補正部23の出力を選択し、
マイクロプロセッサ14から指示ライン15を介して指示が
あったときのみ、変調部21の出力を選択するように選択
しておけばよい。
これにより、通常の書き込み時には、位相補正部23によ
り補正を行ったデータを磁気テープ装置に送出し、自己
診断時、つまりライン16を直接復調回路9に入力すると
きには、送相補正されていないデータを用いて診断を行
うので、読取回路の診断を確実に行うことができる。
ライン16から復調回路9に入力されたテスト用データ
は、VFO10を用いて復調され、スキュー補正回路19によ
り各トラック間のスキューが補正され、さらに5−4変
換回路11により符号変換された後、誤り検出回路12およ
びCRCチェック回路18によりデータの誤りの有無がチェ
ックされる。
この間に、マイクロプロセッサ14は書き込みの制御を行
う必要があるが、回路9〜13,18,19によるデータの転送
速度がマイクロプロセッサ14の処理速度に比べて速いた
め、誤り訂正回路13から出力されるデータの内容を直接
テストすることはできない。そこで、マイクロプロセッ
サ14は書き込み処理の終了後、誤り検出回路12とCRCチ
ェック回路18の結果を、指示線15を介して受け取り、こ
れを調べることにより、データに誤りがなければ、読取
回路を構成する回路9〜13,18,19が正常に動作したこと
を確認する。
さらに、マイクロプロセッサ14は、前記動作と同じよう
にして、ライン16のデータに意図的に誤りを含んだデー
タを出力させ、誤り検出回路12と誤り訂正回路13が正常
に動作し、誤りが検出されて訂正されることを確認す
る。ライン16に誤りを含んだデータを出力させること
は、第1図に示された方法により簡単に実現できる。
第4図は、第2図におけるスキュー補正回路のブロック
図である。
スキュー補正回路19は、各トラック間のスキューを補正
するため、第4図に示すように、その内部に各トラック
ごとに一時的にデータを保持しておくメモリ22を備えて
いる。なお、第4図では、トラック0と1に対応するメ
モリ22のみが示されており、トラック3〜8に対応する
メモリと、本発明に直接関係しないスキュー補正のため
の制御回路は記載が省略されている。
これまでの診断では、読取回路のうちの書き込み状態で
動作する部分のみしか診断できないので、本実施例で
は、スキュー補正回路19にデータを一時格納して読み取
り状態に切り替える。
すなわち、前記の書き込み状態で診断動作を行った場
合、スキュー補正回路6のメモリ22にテスト用データが
書き込まれていることに着目して、これを利用する。マ
イクロプロセッサ14は、メモリ22にテスト用データが書
き込まれた時点で、指示線15を介して装置内の各回路に
指示を送り、動作を中断させる。次にマイクロプロセッ
サ14は、装置を書き込み状態から読み取り状態に変え、
回路11〜13,18,19,2に対して読み取り動作を指示する。
これにより、メモリ22に書き込まれているテスト用デー
タは、5−4変換回路11に読み出されて符号変換された
後、誤り検出回路12で誤りが検出され、誤り訂正回路13
を経由してCRCチェック回路18によりチェックされ、最
後にチャネル・バッファ2に書き込まれる。
マイクロプロセッサ14は、前記書き込み状態での動作と
同じようにして、動作終了後に、誤り検出回路12とCRC
チェック回路18のチェック結果を調べるとともに、チャ
ネル・バッファ2の内容をバス・ライン17を介して調べ
る。これによって、書き込まれたデータの正誤が確認さ
れる。読み取り状態時のデータ内容をチェックすること
により、前記書き込み状態での診断よりも、さらに詳細
に読取回路(回路11〜13,18,19,2)の動作をテストする
ことができる。
また、読み取り状態での動作においても、書き込み状態
の動作と同じように、ライン16に誤りを含んだデータを
出力させ、それをメモリ22に書き込んでおき、読み取り
状態での誤り検出回路12と誤り訂正回路13の動作をテス
トする。
このように、マイクロプロセッサ14が書き込みデータの
位相補正の有無を任意に変えられるので、このデータを
用いて読取回路を安定して動作させることができるとと
もに、スキュー補正回路19内のメモリ22にデータを一時
蓄積えておくので、装置を書き込み状態から読み取り状
態に変化させて、詳細に診断を行うことができる。
なお、マイクロプロセッサの診断に関して、エラー検出
回路からのエラー検出信号によって、マイクロプロセッ
サを診断モードに切り替え、このマイクロプロセッサの
制御下で低速動作させながら、マイクロプログラムによ
り診断を実施する方式(特開昭57−48146号公報参照)
が提案されている。本実施例においては、メモリ22にデ
ータが蓄えられているので、前記読み取り状態での動作
を行う際に、上記方式を用いれば、読取回路を構成する
各回路をマイクロプロセッサ14と同期をとって動作させ
ることが可能となる。これにより、マイクロプロセッサ
14と読取回路との動作速度の差が大きい場合に、低速の
マイクロプロセッサでも容易に診断が可能となる。ま
た、同時にマイクロプロセッサ14は、読み取り状態の動
作中においても、チャネル・バッファ2を介することな
く、直接出力ライン23に得られたデータをチェックでき
るので、異常を検出した場合の障害部位の切り分けに役
立つ。
〔発明の効果〕
以上説明したように、本発明によれば、書き込みデータ
をそのまま読み取りデータとして用いても、読み取り回
路を安定に動作させることができるので、読取回路を確
実に診断できる。また、読み取りデータをメモリに一時
蓄えることにより、装置を書き込み状態から読み取り状
態に変えて動作させることができるため、診断機能を向
上できる。
【図面の簡単な説明】
第1図は従来の磁気テープ制御装置の診断方式を示す
図、第2図は本発明の一実施例を示す磁気テープ制御装
置のブロック図、第3図は第2図の変調回路の内部ブロ
ック図、第4図は第2図のスキュー補正回路のブロック
図である。 1:チャネル・インタフェース、2:チャネル・バッファ、
6:変調回路、3,8,20:セレクタ、9:復調回路、12:誤り検
出回路、13:誤り訂正回路、14:マイクロプロセッサ、1
9:スキュー補正回路、21:変調部、22:メモリ、23:位相
補正部。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】書込みデータを媒体を介さずに読取回路に
    入力し、該データを復調した後、誤り検出・訂正動作を
    行わせて動作チェックを行う、記憶制御装置における読
    取回路の診断方式において、 該記憶制御装置の自己診断を制御する制御手段と、 前記読取回路内に復調されたデータを記憶する記憶手段
    とを有し、 該制御手段の制御により、前記復調されたデータを前記
    記憶手段に一時保持した後、前記記憶制御装置を書き込
    み状態から読み取り状態に切り替えて、誤り検出・訂正
    動作のチェックを行なうことを特徴とする読取回路の診
    断方式。
  2. 【請求項2】変調された書込みデータに対してヘッド及
    び記録媒体の特性による位相補正をされたデータと位相
    補正されなかったデータを切替るデータ切替え手段を有
    し、 前記制御手段が、前記データ切替え手段を診断時に切り
    替え、位相補正を行わずに復調したデータを前記記憶手
    段に一時保持させることを特徴とする特許請求の範囲第
    1項に記載の読取回路の診断方式。
JP59100494A 1984-05-21 1984-05-21 読取回路の診断方式 Expired - Lifetime JPH0664858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59100494A JPH0664858B2 (ja) 1984-05-21 1984-05-21 読取回路の診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59100494A JPH0664858B2 (ja) 1984-05-21 1984-05-21 読取回路の診断方式

Publications (2)

Publication Number Publication Date
JPS60246066A JPS60246066A (ja) 1985-12-05
JPH0664858B2 true JPH0664858B2 (ja) 1994-08-22

Family

ID=14275477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59100494A Expired - Lifetime JPH0664858B2 (ja) 1984-05-21 1984-05-21 読取回路の診断方式

Country Status (1)

Country Link
JP (1) JPH0664858B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746484B2 (ja) * 1986-03-25 1995-05-17 株式会社日立製作所 エラ−修正回路の診断方式
JP2622953B2 (ja) * 1986-04-25 1997-06-25 株式会社リコー ディジタル記録・再生装置における誤動作検出方式
JP2006155694A (ja) 2004-11-25 2006-06-15 Sony Corp ディスク信号評価装置およびディスク信号評価方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104618A (ja) * 1974-01-21 1975-08-18
JPS53122341A (en) * 1977-03-31 1978-10-25 Fujitsu Ltd Diagnostic system for digital information processor

Also Published As

Publication number Publication date
JPS60246066A (ja) 1985-12-05

Similar Documents

Publication Publication Date Title
USRE34100E (en) Data error correction system
US4827478A (en) Data integrity checking with fault tolerance
JPS648382B2 (ja)
US4926426A (en) Error correction check during write cycles
JPH0664858B2 (ja) 読取回路の診断方式
EP0392382B1 (en) Error correction control apparatus
JP2622953B2 (ja) ディジタル記録・再生装置における誤動作検出方式
JPS6316776B2 (ja)
JPS60171525A (ja) 記憶装置の制御装置
JPS61110243A (ja) 誤り訂正及び検出回路の診断方式
SU744737A1 (ru) Устройство дл контрол пам ти
JP3699765B2 (ja) エラーフラグ生成回路
JPH09204317A (ja) 誤り検出訂正回路の診断装置
JP3045532B2 (ja) メモリ装置
JP3257028B2 (ja) 相互診断機構を有するデータ記録再生装置
SU940242A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1751820A1 (ru) Резервированное запоминающее устройство с коррекцией информации
SU1065888A1 (ru) Буферное запоминающее устройство
SU974410A1 (ru) Устройство дл записи и воспроизведени информации из блоков оперативной пам ти с коррекцией ошибки
JPS6320777A (ja) デ−タ記録・再生装置の試験方式
JPH06202967A (ja) 入出力制御装置
JPH0535455B2 (ja)
JPS63255875A (ja) 書込回路
JPH07200330A (ja) 故障検出診断装置
JPS63231554A (ja) 記憶装置