JPH06202967A - 入出力制御装置 - Google Patents

入出力制御装置

Info

Publication number
JPH06202967A
JPH06202967A JP5000437A JP43793A JPH06202967A JP H06202967 A JPH06202967 A JP H06202967A JP 5000437 A JP5000437 A JP 5000437A JP 43793 A JP43793 A JP 43793A JP H06202967 A JPH06202967 A JP H06202967A
Authority
JP
Japan
Prior art keywords
data
check code
signal line
information
record
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5000437A
Other languages
English (en)
Inventor
Minoru Mahara
實 真原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5000437A priority Critical patent/JPH06202967A/ja
Publication of JPH06202967A publication Critical patent/JPH06202967A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】周辺記憶装置に記録されているレコード内のデ
ータを部分更新する際のエラーを検出する。 【構成】周辺記憶装置203から更新レコード306を
読み出しデータ保持部202で保持し、このレコード中
の更新されない部分を信号線304に出力し、この部分
の一部のチェックコードを信号線303から出力する。
入力データ保持部200は更新データ301を入力し、
チェックコード303と更新データとのチェックコード
を生成すると共に更新データを信号線302から出力す
る。書き込みデータチェックコード付加部201は更新
データ302と更新されない部分304とから書込デー
タ305を生成すると共に入力データ保持部200でチ
ェックコードを生成した部分に対応する部分のチェック
コードを書き込みデータ305から生成し、入力データ
保持部200で生成されたチェックコードと比較し、正
常動作を確認する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ホスト装置と周辺記憶
装置との間で情報をやりとりする入出力制御装置に関す
る。
【0002】
【従来の技術】一般に周辺記憶装置では一度に記録,再
生する単位が決められている。その長さは周辺記憶装置
の種類によっても様々であるが、これをレコードと呼
ぶ。しかし、ホスト装置は常にレコード単位の情報を送
ってくるとは限らず、もっと小さな単位で更新データを
送る場合もある。これを部分書込みと呼ぶが、この部分
書込みでは入出力制御装置は、書込み部分が含まれるレ
コードを周辺記憶装置から読み出し、書込み部分をホス
トからのデータで置換し、周辺記憶装置に、このレコー
ドを書込むように動作している。この際、部分書込みの
データには垂直及び水平パリティチェックにより誤りの
検出を行なっている。
【0003】
【発明が解決しようとする課題】従来の入出力制御装置
での部分書込における垂直及び水平パリティチェックで
は、部分書込み動作に起因する誤りが発生すると検出が
できず、データの信頼性を落す原因となっていた。
【0004】
【課題を解決するための手段】本発明の入出力制御装置
は、周辺記憶装置から読み出した第1の情報の一部を第
2の情報で更新し、2つの合成された情報を第3の情報
として周辺記憶装置に格納する際に、更新される前の第
2の情報と第1の情報の更新されない部分の一部とから
誤り検出符号を検出し、さらに更新,合成された第3の
情報の中で、第2の情報と前記第1の情報の更新されな
い部分の一部とに対応する部分の誤り検出符号を検出
し、これら2つの誤り検出符号を比較することで動作の
正常・異常を検出するように構成されている。
【0005】
【実施例】次に本発明について図面を参照して説明す
る。
【0006】図1は本発明の実施例の概要を示す。な
お、ここでの説明は本発明が対象としている書き込み処
理だけに限定する。
【0007】入力データ操作部200はホスト装置から
送られた入力データ301を保持すると共にサイクリッ
ク・チェック・コードを付加する機能を有する。書き込
みデータチェックコード付加部201は最終的にレコー
ド単位で周辺記憶装置203に書き込むデータ305を
出力すると共にサイクリック・チェック・コードを付加
する機能を有する。読み出しデータ保持部202は周辺
記憶装置203からのレコード単位の読み出しデータ3
06を保持すると共にサイクリック・チェック・コード
を付加する機能を有する。
【0008】まずレコード単位で入力データ301が送
られた場合について説明する。入力データ301は入力
データ保持部200でサイクリック・チェック・コード
を生成付加すると共に保持される。そして信号線302
を介して、書き込みデータチェック・コード付加部20
1に送られ、またそのデータ部から、サイクリック・チ
ェック・コードを生成付加し、信号線305を介して周
辺記憶装置203に送られ、記憶される。
【0009】次に、レコードの一部が入力データ301
(B′)として送られた場合について図1と図2を参照
して説明する。読み出しデータ保持部202は対象とな
るレコード、つまり入力データ301が入るレコードを
読み出し、保持する。この読み出しデータ306を模式
的に、図2の406に示す。次にこの保持部202はデ
ータ306のAの部分についてサイクリック・チェック
・コードを生成し、信号線303を介して入力データ保
持部200に送る。この保持部200はホストからのデ
ータ301(B′)とAの部分のサイクリック・チェッ
ク・コード(信号線303)とから、Aとデータ301
(B′)とから生成されるサイクリック・チェック・コ
ードを生成する。このコードは保持し、ホストからのデ
ータ301を信号線302から書き込みデータチェック
コード付加部201へ送る。
【0010】書き込みデータチェックコード付加部20
1は、まず信号線304から図2の404に示されるデ
ータのAの部分を受け、続いて信号線302からのデー
タ(図2の402、B′)を受け、ここまで(A+
B′)のサイクリック・チェック・コードを生成する。
そして残りの部分(図2の404.C)を信号線304
を介して保持部202から受け、これらは全体のサイク
リック・チェック・コードを付加され、信号線305か
ら周辺記憶装置203へ送られる。
【0011】最後にデータ保持部200で生成されたサ
イクリック・チェック・コードとチェックコード付加部
201で(A+B′)から生成されたサイクリック・チ
ェック・コードとを比較し、正常動作を確認する。
【0012】次に前述の実施例を図3ないし図4を参照
してさらに具体的に説明する。
【0013】図3において点線で囲んだブロックは図1
のブロックに対応している。入力データ保持部200は
サイクリック・チェック・コードを生成するサイクリッ
ク・チェック回路(CRC)2と、データを保持するバ
ス(BUF)3とから構成される。
【0014】書き込みデータチェックコード付加部20
1は書き込みデータとして周辺記憶装置に出力するデー
タを選択するセレクタ(SEL)5と、サイクリック・
チェック・コードを生成するサイクリック・チェック回
路(CRC)6と、このCRC6で生成されたサイクリ
ック・チェック・コードを保持する保持レジスタ(S
R)7とから構成される。
【0015】読み出しデータ保持部202は周辺記憶装
置から送られた1レコードのデータを保持するバッファ
(BUF)9と、サイクリック・チェック・コードを生
成するサイクリック・チェック回路(CRC)10と、
このCRC10で生成されたサイクリック・チェック・
コードを保持する保持レジスタ(SR)11とから構成
される。
【0016】これらのブロックはバス101に信号線1
21で接続されたマイクロプロセッサ(MP)1とこの
MP1で制御されるデータ転送制御部(DTC)4とで
制御される。
【0017】次に動作について説明する。まず図4aに
示す1レコード分のデータ(501〜516)を更新す
る場合について説明する。MP1は、ホスト装置からの
図示しない信号線によって、更新データが1レコード分
であることを認識し、CRC2およびCRC4を初期化
し、DTC4を1レコードの更新状態にする。ホスト装
置から送られた更新データ(図4aの501〜516)
はBUF3に格納されると共にCRC2でチェックコー
ドが生成され、このチェック・コードは最後に517と
して信号線103を介してBUF3に格納される。こう
してBUF3内には図4aの状態でデータが格納され
る。つまり517はCRC2で付加された501〜51
6までのサイクリック・チェック・コードである。次
に、このデータを周辺記憶装置に記録するために、DT
C4は、信号線120を介して、SEL5を、信号線1
04を選択するように設定する。この設定は516が通
過するまでで、その後、CRC6の出力である信号線1
06に切り換える。CRC6は信号線105から得られ
る501〜516までの信号からサイクリック・チェッ
ク・コードを生成しており、この生成されたコードが信
号線106に出力されている。つまりこの構成によれば
最後的には信号線105から図4aに示すデータで51
7がCRC6により生成されたチェック・コードである
データが周辺記憶装置に送られ、記録される。ここでC
RC2で生成されたチェック・コードはBUF3内に残
っており、一方、CRC6で生成されたチェック・コー
ドは、SR7に保持されている。この2つのチェック・
コードを比較することで、MP1はBUF3とSEL5
の動作が正常であるかを知ることができる。
【0018】次にレコードの一部が更新データとしてホ
スト装置から送られた場合について説明する。
【0019】ここでは周辺記憶装置に記憶されている図
4bに示すレコード(データ:601〜616,チェッ
クコード:617)の606から612までの7バイト
を、ホストが図4cに示す701から707までのデー
タで更新する動作を例に説明する。
【0020】まず、ホストからの命令により、MPU1
は更新するデータの情報を受ける。この情報にはどのレ
コードのどの部分を更新するか等が含まれている。MP
U1は信号線115を介してCRC6,10を初期化
し、信号線113を介してDTC4にレコード内の更新
データの位置(前5バイトを除き7バイト)を指示す
る。これらの初期設定が完了すると、周辺記憶装置から
信号線122を介して対象レコード(図4b)がBUF
9に格納される。この格納と同時にCRC10はチェッ
ク・コードの生成を行ない、信号線110に出力する。
DTC4は、BUF9に5バイト(不更新部分)格納さ
れた時点で、信号線119を介してSR11に、信号線
110からのデータを保持するよう命令する。この時、
SR11には不更新部分、つまり更新レコード中の更新
データより前の部分のチェック・コードが格納されてい
る。MP1はこのチェック・コードを信号線111を介
して受け取り、CRC2に信号線112を介して出力
し、初期値とする。つまり、この動作により、チェック
・コードに関しては、信号線102から601から60
5までのデータが送信されてきたのと同じ状態になる。
CRC2の準備が完了すると、信号線102を介して、
図4cに示す更新データ701〜707が送信され、B
UF3に格納される。更新データが全て格納された後、
信号線103を介してチェック・コードが送られ、BU
F3に格納される。このチェック・コードは601〜6
05,701〜707によって生成されたコードであ
り、BUF3には、図4cに示す708として格納さて
いる。これで更新データの格納は完了し、次に周辺記憶
装置への記録動作に入る。
【0021】記録データは、DTC4によって信号線1
20を介して切り換わるSEL5によって選択される。
まず最初の5バイトは、SEL5はBUF9から信号線
109を介して出力される601〜605を選択し、出
力する。次に、SEL5は、信号線104を選択し、B
UF3に格納されている701〜707を受け、出力す
る。さらに信号線109を選択し、BUF9に格納され
ている613〜616を受け、出力する。この後、SE
L5はCRC6の出力である信号線106を選択出力す
る。このCRC6はSEL5の出力に対してチェック・
コードを生成しているため、SEL5の出力で616が
出力された後に出力される800は601〜605,7
01〜707,613〜616のチェック・コードとな
る。(図4c参照)この動作により、レコードの更新は
完了するが、この動作の途中、具体的には707が出力
された時点で、DTC4は、信号線117を介してSR
7に保持命令を出力する。つまりSR7には、SEL5
から出力された601〜605,701〜707までの
チェック・コードが保持される。このチェック・コード
の値がBUF3に708として格納されている値と同じ
であれば、SEL5等の動作が正常に完了したことにな
る。
【0022】本実施例では周辺記憶装置へのデータ送信
が完了した後、MP1はBUF3に保持されている70
8とSR7に保持されているデータとを信号線118と
信号線107とを介して比較し、一致すれば正常動作、
一致しなければ異常動作としてホストに通知する。
【0023】
【発明の効果】以上説明したように、本発明はCRC発
生回路/検査回路の値を必要な時点で保持し、他のCR
C発生回路へ設定し、データ合成を含めた、CRCの発
生/検査をするようにしたので、部分書込に関して、発
生する誤りの検出能力を高めることができる。
【図面の簡単な説明】
【図1】本発明の実施例のブロック図である。
【図2】図1におけるデータの模式図である。
【図3】図1のより具体的なブロック図である。
【図4】図3におけるデータの模式図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 第1の情報とこの第1の情報より小さい
    第2の情報とを入力し、この第1の情報の一部を前記第
    2の情報で置換した第3の情報を生成する合成手段を有
    する入出力制御装置において、前記第1の情報の中で前
    記第2の情報で置換されない部分の少なくとも一部の第
    4の情報と入力される前の前記第2の情報とから誤り検
    出符号を生成する第1の誤り検出符号生成手段と、生成
    された前記第3の情報から前記第4の情報と前記第2の
    情報に対応する部分の誤り検出符号を生成する第2の誤
    り検出符号生成手段と、前記第1の誤り符号検出手段に
    より生成された誤り符号と前記第2の誤り符号検出手段
    により生成された誤り符号とを比較する比較手段とを有
    することを特徴とする入出力制御装置。
JP5000437A 1993-01-06 1993-01-06 入出力制御装置 Pending JPH06202967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5000437A JPH06202967A (ja) 1993-01-06 1993-01-06 入出力制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5000437A JPH06202967A (ja) 1993-01-06 1993-01-06 入出力制御装置

Publications (1)

Publication Number Publication Date
JPH06202967A true JPH06202967A (ja) 1994-07-22

Family

ID=11473795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5000437A Pending JPH06202967A (ja) 1993-01-06 1993-01-06 入出力制御装置

Country Status (1)

Country Link
JP (1) JPH06202967A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158832A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd ブロックデータの部分更新装置、ブロックデータの部分更新方法、およびブロックデータの部分更新プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158832A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd ブロックデータの部分更新装置、ブロックデータの部分更新方法、およびブロックデータの部分更新プログラム

Similar Documents

Publication Publication Date Title
US4827478A (en) Data integrity checking with fault tolerance
US5959914A (en) Memory controller with error correction memory test application
JP3407276B2 (ja) データ圧縮システム
US4926426A (en) Error correction check during write cycles
JPH11273396A (ja) 半導体メモリ装置、該半導体メモリ装置の検査方法及び使用方法
JPH06325595A (ja) 誤り訂正回路付きprom装置
JPH06202967A (ja) 入出力制御装置
JP2908272B2 (ja) 情報処理装置
JP2605270B2 (ja) エラー訂正及びチエツク装置
JP2806856B2 (ja) 誤り検出訂正回路の診断装置
JPH045213B2 (ja)
JPH0664858B2 (ja) 読取回路の診断方式
JPH0434786B2 (ja)
JPH05165734A (ja) 主記憶装置の固定障害診断装置
JPH0612270A (ja) テスト回路
JPS6223337B2 (ja)
JPS60171525A (ja) 記憶装置の制御装置
JPS6161418B2 (ja)
JPH08221282A (ja) パリティ生成・チエック回路
JPH0612273A (ja) データメモリ監視方式
JPH11167497A (ja) メモリ再書き込み動作誤り検出装置及び方法
JPH0520215A (ja) 情報処理装置
JPH0553924A (ja) 記憶装置の試験方式
JPH01177146A (ja) メモリ・チェック回路
JPS61202381A (ja) デイスク制御装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020305