JPS63231554A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子計算機等情報処理装置に関し特に記憶
回路と記憶回路制御装置間の障害部位切り分は技法に関
する。

−［従来の技術］ 従来の装置は、特公昭５８−２５６７９号公報に記載の
ように特に誤り訂正符号発生回路と検査回路の正常性確
認方法のみに着目し％ＭＳを駆動するドライバー、レシ
ーバ−の正常性確認については考慮されていなかりた。

［発明が解決しようとする問題点〕 第２図を用いて本発明が解決しようとする問題点を説明
する。

従来、この種の記憶装置は信頼度を上げる為に。

書き込み時には書き込み情報５０に誤り訂正符号発生回
路２３にて誤り訂正符号を付加させて記憶回路１に記憶
させ、読み出し時には記憶回路１から読み出される誤り
訂正符号と情報符号からシンドロームを得て上記符号に
誤りがあれば、誤り訂正回路２５にて訂正を行なう等の
方法を取っているが。

書き込み情報５０の不良は記憶回路２に一旦書き込まれ
た後、読み出された時に初めて発見されるという不具合
があり、従来の技術例（特公告昭５８−２５６７９　）
では、誉き込み情報５０をバイパス回路７１及び切り替
え回路７０を介して誤り訂正回路２５へ情報を伝え、誤
り訂正符号発生回路２３．誤り訂正回路２５の正常性確
認及び、読み出された時に初めて発見されていた書き込
み情報５０の不良事前透出にのみ着目しているが、一般
的には記憶回路１との。

入出力制御を行なうドライバー回路２０．レシーバ。

−回路２１の故障率が高く、これらの故障検出は。

書き込み時には出来なかった。またドライバー回。

路２０、レシーバ−回路２１の故障時は、読み出し情報
不正として誤り訂正回路２５にて検出されるため。

故障部位対象には、ドライバー回路２０．記憶回路１、
レシーバ回路２１が含まれ障害部位の切り分けが困難と
なる不具合点が残されていた。

本発明の目的は、上記回路に対し情報書き込み時にドラ
イバー回路２０．レシーバ回路２１の故障も同時に検出
可能とし、さらに、故障部位対象範囲が、誤り訂正符号
発生回路２．ドライバー回路２０゜レシーバ−回路２１
．誤り訂正回路２５と広範囲に及ぶため検出回路を設け
、ドライバー回路２０．レシーバ−回路２１の故障とそ
の他の部位の故障を容易に切り分けることを目的とする
とともに、バイパス回路７１．切り替え回路７０を削除
することにより制御を容易にし論理の削減を達成するこ
とのできる記憶装置を提供することにある。

〔問題点を解決するための手段〕

上記目的は、レシーバ−回路４からの出力と、バイパス
回路７１からの情報を切り替えるための切り替え回路７
０と、バイパス回路７１を削除し、記憶回路１へ情報を
書き込む際に、従来読み出し時のみ動作していたレシー
バ−回路２１を動作させ、書き込み情報５０を読み出し
情報５１として受けとることにより、ドライバー回路２
０．レシーバ−回路２１を含めたチェックを行なうこと
と、ドライバー回路２０．レシーバ−回路２１の故障と
他の部位の故障との切り分けを行なうため、ドライバー
回路２００Å力と、レシーバ回路２１の出力とを比較チ
ェックする比較回路の構成により達成される。

〔作用〕

書き込みサイクル時、書き込み情報は、誤り訂正符号発
生回路を通りドライバー回路を経由して人出力バスに乗
せられ記憶回路へ書き込み情報として送出される。一方
、入出力バスの内容をレシーバ−回路を動作させること
により、読み出し情報として誤り訂正回路に送出して情
報の正常性確。

認を行なう。

この方式によれば、ドライバー回路もしくは。

レシーバ−回路に故障が発生すれば、情報書き込み時に
誤り訂正回路において情報の不正が検出される。更に従
来例のバイパス回路、切り替え回路の論理が不要となり
、制御の容易化及び論理の削減が図れる。

ドライバー回路の入力とレシーバ−回路の出力の情報書
き込みサイクル時の比較チェックは、故障範囲の切り分
けを容易とするためのものであるが、一般的にＬＳｉ実
装忙おいては、同一ビット位置のドライバー回路とレシ
ーバ−回路は同−ＬＳｉ内に実装されるため、比較チェ
ヅク回路を設けたことによる入出力ピンの増加は不要と
なる。

〔実施例〕

第１図に本発明の一実施例を示す。

第１図において処理装置６は、書き込みデータレジスタ
ー２４にある情報を誤り訂正符号発生回路２３を通し書
き込み情報５０として記憶制御回路２へ送出する。また
記憶制御回路２より読み出し情報５１を受は取り誤り訂
正回路２５を通し読み出しデータレジスター２６に受は
取る。

記憶制御回路２は、処理装置６より受は取った書き込み
情報５０を書き込み制御信号５２が　１　の時。

ドライバー２０を通し双方向性バス６０に送出し、言己
憶回路１に情報を送出する。また双方向性バス６０上の
情報をレシーバ−２１を通して読み出し情報５１とする
。また、書き込み制御信号５２が　１　の時。

ドライバー２０の入力とレシーバ−２１の出力の情報を
比較する比較検査回路２２を持つ。

記憶回路１は、書き込み制御信号５２１Ｃ応じて１の時
は、双方向性バス６０上の情報を書き込み情報として受
は取り、　０　の時は、記憶回路１上の指定されたアド
レスの内容を読み出して双方向性バス６０に情報を乗せ
る。

上記構成において記憶回路１への書き込み時は１き込み
制御信号５２は　１　となり、書き込みデータレジスタ
ー２４の内容は、誤り訂正符号発生回路２３、ドライバ
ー２０を経由して記憶回路１に送出される。同時に、双
方向性バス６０上の情報は、レシーバ−２１を通して読
み出し情報５１として誤り訂正回路２５を通り、読み出
しデータレジスタ２６にセットされる。

従がって読み出し情報５１として転送されてきた。

書き込み情報５０に異常がある場合は、誤り訂正回路２
５にて発見される。すなわち１回路２５　、２０　、２
ｉ及び２５のうち少なくとも１つが不正動作する場合、
。

あるいは、これらの出力が正しく転送されない場合には
、これらに関係する符号または回路のいずれかが正常で
ないことが解かる。ここで、もし異常が検出されたとす
ると、その故障被疑範囲は回路２５　、２０　、２１及
び２５の部位に渡るが、比較検査回路２２を検査結果を
知ることにより１回路２０　、２１の正常異常を他の回
路と切り離して考えられるため。

故障部位の絞り込みが可能となる。

記憶情報の読み出し時は、書き込み制御信号５？−は“
Ｏ“となり、ドライバー２０は動作せず、双方向性バス
６０には記憶回路１からの読み出された情報が乗り、レ
シーバ−２１を通して読み出し情報５１として誤り訂正
回路２５を介して読み出しデータレジスタ−２６にセッ
トされる。

従がって誤り訂正回路２５において異常が検出された場
合は１回路１．２１及び２５のうち少なくとも１つが不
正動作をする場合、あるいは、これら出力情報が正しく
転送されなかったことが解かる。

尚、この場合の被疑範囲には１回路１．２１及び２５が
考えられるが１回路２１及び２５については情報書き込
みシーケンスにてテストされているので、この部位が故
障している確立は著しく低いものと考えられ、被疑範囲
を記憶回路ＩＫ絞り込むことが可能となる。

〔発明の効果〕

本発明によれば、従来読み出し時に初めて不良を発見し
ていたものが、記憶回路へ情報を書き込む際に発見する
ことができるため、障害被疑範囲から記憶回路を削除す
ることが出来る。一方、−１的に故障率の高いドライバ
ー、レシーバ一部の故障を書き込みサイクル時に発見で
きるばかりか比較検査回路を挿入することにより記憶制
御回路と処理装置間に渡っていた障害部位の切り分けも
可能となる。

さらに、従来実施例の様な、切り替え回路等が不要とな
り制御が容易となるばかりか、少ない論理量の増加で実
現できる。又、比較検査回路においては、各ＬＳｉ内に
おいて閉じることが可能なことから、入出力ピンの増加
も不要となる。

【図面の簡単な説明】

第１図は１本発明の一実施例のブロック図、第２図は、
従来の例を示したブロック図である。 １・・・記憶回路、２・・・記憶制御回路、３・・・処
理装置、１０〜１８・・・データ送受信制御回路、２０
・・・ドライバ、２１・・・レシーバ、２２・・・比較
検査回路、２３・・・誤り訂正符号発生回路、２４・・
・書き込みデータレジスター、２５・・・誤り訂正回路
、２６・・・読み出しデータレジスター、５０・・・書
き込み情報、５１・・・読み出し情報。 ５２・・・書き込み制御信号、６０・・・双方向性バス
。 第　１　ｍ

Claims (1)

【特許請求の範囲】
1. １、情報を記憶しておくための記憶回路と、書き込み情
   報を記憶回路に送出する際に用いる送信回路と、記憶回
   路から情報を読み出す際に用いる受信回路と、読み出さ
   れた情報を取り込む回路を有する記憶装置において、記
   憶回路と送受信回路との間の入出力線に双方向バスを用
   い、書き込み情報を記憶回路へ送出すると同時に、書き
   込み指示信号入力時に送信回路と受信回路の両方を動作
   させ、書き込み情報を読み出し情報として読み出し情報
   とりこみ回路へ送出させる回路を含むことを特徴とする
   記憶装置。