SU744737A1 - Устройство дл контрол пам ти - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ

I

Изобретение относитс  к области запоминающих устройств.

Известны устройства дл  контрол  пам ти , содержащие накопитель, подключенный через блок воспроизведени  к регистру числа выполненному на триггерах со счетным входом , блок контрол  достоверности информации , соединенный с блоком управлени  и с регистром числа 11,

Это устройство позвол ет исправл ть одиночные ошибки, но недостатком его  вл етс  то, что нет локализации места ошибки.

Наиболее близким техническим решением к данному изобретению  вл етс  устройство дл  контрол  пам ти, содержащее информационный регистр, регистр контрольных разр дов, шифраторы записи и считывани , схему сравнени , дешифратор и блок управлени , причем выход информационного регистра соединен со входами шифраторов записи и считывани  и одним из выходов устройства, вход которого подключен к первым входам информационного регистра и регистра контрольных разр дов, ВЫхОД которого подкл1бчен к первому входу схемы сравнени , второй вход которой соединен « «« -ГШтШ1Г1ийфратора считывайий,- первый

выход - со входом дешифратора, выход которого соединен со вторыми входами информационного регистра и регистра контрольных разр дов, выход шифратора записи соединен с другим выходом устройства, второй выход схемы сравнени  подключен ко входу блока управлени , первый выход которого соединен с управл ющими входами регистра контрольных разр дов и информационного регистра (2.

В этом устройстве осуществл етс  исto правление одиночных ошибок.

Недостатком этого устройства  вл етс  то, что нет локализации неисправности в цеп х коррекций ошибок и в Накопителе, что снижает надежность устройства.

Цель изобретени  - повышение надеж15 ности устройства.

Поставленна  цель достигаетс  тем, что устройство содержит генератор Кодов ошнбки , дОполнительнук) схему сравнени  и логический блок, входы которого соединены 20 соответственно с выходами схем сравнени :,, К вТЬрйй йМД61УГ блока управлени , первый вход дополнительной схемы сравнени  подключен к выходу регистра контрольных разр дов , второй вход - к другому входу лешнфратора и выхОлЧу генератора кодов ошибки, вход которого соединен с третьим выходом блока управлени , выход шифратора записи соединен с третьим входом регистра 1(онтрольных разр дов. На чертеже представлена блок-схема устройства дл  контрол  пaм tи. Устройство содержит шифраторЕ 1 записи и 2 считывани , схему 3 сравнени , дешифратор 4, информационный регистр 5, регистр 6 контрольных разр дов. Входы и . выходы устройства соединены с выходами и входами, контролируемого накопител  7. Устройство также содержит блок 8 управлени , генератор 9 кодов ошибки, допблнительную схему 10 сравнени , логический блок 11, служащий дл  анализа неисправности цепей коррекции. Выход регистра 5 соединен со входами шифраторов 1 и 2 и одним из выходов устрЬй (:тва, вход которого подключен к пер вым входам регистров 5 и 6. Выход регистра б подключен к первому входу схемы 3 сравнени , второй вход которой соединен с выходом шифратора 2, первый выход - с одним из входов дешифратора 4, выход которого соединён со вторыми входами регистров 5 и б, второй выход схемы 3 сравнени  подключен ко входу блока 8 управлени , первый выход которого соединен с управл ющими входами регистров 5 и 6. Входы логического блока М c6eдинёньf соответственно с выходами схем 3 и 10 сравнени . Первый вход схемы 10 сравнени  подключен к выходу регистра 6, второй вход - к другому входу дешифратора 4 и выходу генератора 9, вход которого соединен с третьим выходом блока 8 управлени . Выход шифратора 1 соединен с третьим входом регистра 6.. Устройство работает в двух режимах: рабочем и проверочном.. В рабочем режиме информаци  поступает на информационный регистр 5, а затем на шифратор 1 записи, который выраб тывает контрольные разр ды в соответствии с кодом Хэмминга. Затем информационный код и контрольные разр ды запи; сываютс  в на.копитель 7. При считывании информаци  из накопител  7 поступает на информационный регистр 5 и регистр 6 конт . рольных разр дов, а затем из информационного регистра 5 - на шифратор 2 считывани , который вновь формирует контрольные разр ды. Схема 3 сравнени  сравнй.вает код с регистра 6 контрольных .разр дов с кодом, сформированным шифратором 2 считывани , в случае ошибки в цепи коррекции О1 1ибки, котора  вк,лючает в себ  информационный регистр 5, регистр 6 контрольных разр дов, шифратор 1 записи, шифратор 2 считывани , схему 3 сравнени , дешифратор 4, схема 3 сравнени  вырабатывает код номера ошибки, который посту; пает на вхо.1 дешифратора 4, а сигнал о наличии ошибки, который поступает на блок

Claims (2)

1. ., 37 ,4 8 управлени , с выхода дешифратора 4 номер неисправного разр да корректирует соответствующий разр д в информационном регистре 5 или в регистре 6 контрольных разр дов. В рабочем режиме блок 8 управлени  запрещает работу генератора 9 кодов, запись информации с шифратора 1 записи в регистр 6 контрольных разр дов и осуществление останова блоком 11 цепей коррекции . : В проверочном режиме при наличии в блоке 8 управлени  информации об ошибках в рабочем режиме осуществл етс  локализа1ци  неисправности накопител  7. При этом определ етс  местоположение ошибки: либр ошибка в накопителе 7, либо в цепи коррекции, с точностью до неисправного блока цепи коррекции и номера разр да, в котором произошла ошибка. В прове зочном режиме блок 8 управлени  формирует сигналы, запрещающие обращениё к накопителю 7, разрешает работу генератора 9 кодов ошибки н одновременно открывает регистр б контрольных разр дов дл  записи туда информации с шифратора записи. Код ошибки с генератора 9 кодов ошибки подаетс  на входы дешифратора 4 и дополнительной схемы 10 сравнени . В первом такте дешифрируемый код ошибки записываетс  в информационный регистр 5 и в регистр 6 контрольных разр дов, предварительно обнуленные., Шифратор I записи и шифратор 2 считывани  формируют контрольный код числа , записанного в информационный регистр 5, во втором такте контрольный код с выхода шифратора 1 зан си записываетс  в регистр б контрольных разр дов, код которого сравниваетс  схемой 3 сравнени  с кодом, сформированным шифратором 2 считывани , и сравниваетс  дополнительной схемой 10 сравнени  с кодом генератора 9. Результаты сравнени  анализируютс  блоЛокализаци  неисправностей цепи коррекции осуществл етс  с точностью до двух блоков цепи коррекции при наличии только одной неисправности в одном из этих блоков . - -™ :. . ..; . Возможны варианты неисправности блоков коррекции. Неисправен шифратор записи 1. Код, сформированный в шифраторе 1 записи, записанный в регистр 6 контрольных разр дов, подаетс  н,а входы схем 3, 10 сравнени , и на выходе обеих По вл ютс  сигналы оц|ибо Неисправен шифратор 2 считывани . Код сформированный этим шифратором, подаетс  только на вход схемы 3 сравнени , на выходе этой схемы по вл етс  сигнал ошибки. Неисправен информационный регистр 5. Так как шифраторы 1 .записи и 2 считывани  формируют контрольные коды ошибочHoro информационного числа, и они сравниваютс  схемой cpaBHeHtffl 3, то на выходе этой схейы сигнала ошибки нет, а дополнительна  схема 10 сравнени  сравнивает код, сформированный шифратором I записи из ошибочного числа, с кодом генератора 9 кодов ошибки, на выходе дополнительной схемы 10 сравнени  по вл етс  сиг- нал ошибки. Неисправен регистр контрольных разр дов 6. Код с этого регистра подаетс  на входы схем 3, 10, сравнени , сигналы ошибок по вл ютс  на выходах обеих схем. Неисправна схема сравнени  3. Сигнал ошибки на выходе этой схемы. Неисправна дополнительна  схема сравнени  10. Сигнал ошибки на выходе этой схемы.и Неисправен дешифратор 4. Это соответствует записи ошибочного кода в информационный регистр 5. Сигнал ошибки по вл етс  только на выходе дополнительной схемы 10 сравнени . Блок анализа фиксирует три случа , которые привод т к останову устройства. В первом случае фиксируетс  сигнал ошибки на вь1ходе схемы 3 сравнени , что определ ет неисправность или в самой схеме , или в шифраторе 2 считывани . Во втором случае фиксируетс  сигнал ошибки на выходе дополнительной схемы 10 сравнени , что определ ет неисправность или в дешифраторе 4, или в информационном регистре 5,. или в дополнительной схеме IQ сравнени . В третьем случае фиксируетс  сигнал на выходах схем 3 и 10 сравнени , что определ ет неисправность или в шифраторе 1 записи, или в регистре 6 контрольных разр дов . В случае отсутстви  неисправности в цепи коррекции, что соответствует отсутствию сигнала онжбок на выходах схем 3 и 10 сравнени , и наличи  зафиксированных ошибок в первом режиме суд т о неисправности накопител . Предлагаемое устройство дл  контрол  пам ти не только исправл ет одиночные ошибки, но и локализует неисправности с ТОЧНОСТЬЮ до определенного блока цепи коррекции , что повышает его точность. Формула изобретени  Устройство дл  контрол  пам ти, содержащее информационный регистр, регистр контрольных разр дов, шифраторы записи и .считывани , схему сравнени , дешифратор и блок управлени , причем выход информационного регистра соединен со входами шифраторов записи и считывани  и одним из выходов устройства, вход которого подключен к первым входам информационного регистра и регистра контрольных разр дов , выход которого подключен к первому входу схемы сравнени , второй вход которой соединен.с выходом шифратора считывани , первый выход - с одним из входов дешифратора , выход которого соединен со вторыми входами информационного регистра и регистра контрольных разр дов, выход шифратора записи соединен с другим выходом устройства, второй выход схемь сравнени  подключен ко входу блока управлени , первый выход которого соединен с управл юшими входами регистра контрольных разр дов и информационного регистра, отличающеес  тем, что, с целью повышени  надежности устройства, оно содержит генератор кодов ошибки, дополнительную схему сравнени  и логический блок, входы кото- - рого соединены соответственно с выходами схем сравнени  и вторым выходом блока управлени , первый вход дополнительной схемы сравнени  подключен к выходу регистра контрольных разр дов, второй вход - к другому входу дешифратора и выходу генератора кодов ошибки, вход которого соединен с третьим выходом блока управлени , выход шифратора записи соединен с третьим вхоом регистра контрольных разр дов. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 333605, кл. G П С 29/00, 1970.
2. 2.Актуальные вопросы технической киернетики . М., «Наука, 1972, с. 235-240 прототип).

   тугиптпт-гг-

   S..Wfe;}v: e& # 4fes«&:f;J Sfc ;4Si i