SU890441A1 - Запоминающее устройство с коррекцией ошибок - Google Patents

Description

Изобретение относитс  к запоминающим устройствам. Известно устройство, содержащее ос новной и дополнительный накопители, в котором адреса отказавших запоминающих элементов основного накопител  заранее известны и по этим же адреса в дополнительном накопителе хран тс  коды номеров отказавших разр дов, что позвол ет при считывании по результату контрол  четности осуществить коррекцию информации путем инверсии сигнала в отказавшем разр де 1 . Недостатком этого устройства  вл етс  невысока  надежность контрол  и коррекции ошибок. Наиболее близким техническим решением к изобретению  вл етс  запоминающее устройство с коррекцией ошибок, содержащее магистраль информации, соединенную с регистром информации, который электрически св зан с генератором ошибки четности, генератором контрольных разр дов корректирующего кода и накопителем информации, выходы которого электрически св заны с узлом обнаружени  ошибки и узлом исправлени  ошибки, а выход узла исправлени  ошибки соединен с регистром информации и генератором контрольных разр дов четности 2j. Недостатком данного устройства  вл етс  отсутствие возможности тестового контрол  и локализации неисправности разр дов накопител  информации, используемых дл  хранени  контрольных разр дов корректирующего кода, что увеличивает врем  поиска неисправности в накопителе информации, и двух регистров информации и двух генераторов контрольных разр дов корректирующего кода, что снижает надежность устройства. Цель изобретени  - повышение надежности устройства. Поставленна  цель достигаетс  тем, что запоминающее устройство с коррекцией ошибок, содержащее регистр числа, 3 генератор контрольных сигналов корректирующего кода, генератор сигналов ошибки четности, основнью накопители блок обнаружени  ошибки, блок коррекции и генератор контрольных сигналов четности, причем одни из выходов perгистра числа подключены к выходам блока коррекции и генератора контроль ных сигналов четности, другие входы  вл ютс  информационными входами устройства, информационными выходами которого  вл ютс  одни из выходов регистра числа, другие выходы которого соединены со входами генератора ригналов ошибки четности и генератора контрольных сигналов корректирующего кода и входами основных накопителей, выходы которых подключены к информационным входам блока обнаружени  ошибки и блока коррекции, контрольный вход которого соединен с выходом блока обнаружени  ошибки, а выходы подключены ко входам генератора контрольных сигналов четности, введены исполнительный накопитель и коммутаторы , причем первый вход первого коммутатора соединен со входом одного из основных накопителей, выход которого соединен с первым входом второго коммутатора, второй вход пер вого коммутатора подключен к выходу генератора контрольных сигналов корректирующего кода, а выход - ко входу дополнительного накопител , выход которого соединен с контрольным входом блока обнаружени  ошибки и вторы входом второго коммутатора, выходы которого подключены к информационным входам блока обнаружени  ошибки и блока коррекции, управл ющие входы первого и второго коммутаторов  вл ютс  одними из управл ющих входов устройства. На чертеже изображена структурна  схема устройства. Устройство содержит регистр числа 1 с группами информационных разр дов 2, группой контрольных разр дов 3, входами и 5. На чертеже обозначены информационные входы 6 и информацион ные выходы 7 устройства, выходы 8,9 и 10 регистра числа. Устройство содержит также генератор контрольных сигналов корректирующего кода 11, генератор сигналов ошибки четности 12 со входами 13 и 1 i и выходом 15 генератор контрольных сигналов четности 16 со входами 17, основные 18 . 4 и дополнительный 19 накопители со входами 20 и 21, первый коммутатор 22 со входами 23.1 и 23.2 и выходом 2, второй коммутатор 25 со входами 26 и 27, блок обнаружени  ошибки 28 с информационными входами 29, контрольным входом 30, выходами 31 и32 и управл ющим входом 33, блок коррекции 3 с информационными входами 35 и контрольным входом 36. На чертеже обозначены также управл ющие входы 37 и 38 соответственно первого и второго коммутаторов и управл ющий вход 39 регистра числа. Одни из входов . 4 регистра числа 1 подключены к выходам блока коррекции 3 и генератора контрольных сигналов четности 16, другие входы 5  вл ютс  информационными входами 6 устройства. Информационными выходами 7 устройства  вл ютс  одни из выходов 8 регистра числа 1, другие выходы 9 и 10 которого соединены со входами генератора сигналов ошибки четности 12, а выходы 9 соединены с генератором контрольных сигналов корректирующего кода 1 1 и входами 20 основных накопителей 18. Выходы основных накопителей 18 подключены к информационным входам 29 блока обнаружени  ошибки 28 и информационным входам 35 блока коррекции 3. Контрольный вход 36 блока коррекции З соединен с выходом 31 блока обнаружени  ошибки 28, а выходы подключены ко входам 17 генератора контрольных сигналов четности 16. Первый вход 23.1 первого коммутатора 22 соединен со входом 20 одного из основных накопителей 18, выход которого соединен с первым входом 26 второго коммутатора 25. Второй вход 23.2 первого коммутатора 22 подключен к выходу генератора контрольных сигналов корректирующего кода 11 , а выход 24 - ко входу дополнительного накопител  19. Выход дополнительного накопител  19 соединен с контрольным входом 30 блока обнаружени  ошибки 28 и вторым входом 27 второго коммутатора 25, выходы которого подключены к информационным входам 29 блока обнаружени  ошибки 28 и блока коррекции 34. Управл ющие входы 37 и 38 соответственно первого 22 и второго 25 коммутаторов  вл ютс  одними из управл ющих входов устройства. Информационные разр ды групп 2 регистра числа 1 служат дл  приема и хранени  байтов информации и имеют одинаковую 5 размерность, например 8 разр дов, а группа контрольных разр дов 3 служит дл  приема и хранени  контрольных разр дов четности байтов и имеет размерность, равную числу групп информационных разр дов 2, т.е. равна количеству байтов информации. Устройство работает следующим образом . Работу устройства рассмотрим дл  случа , когда размерность информационного слова 6 разр да, т.е. В байтов , размерность групп информационных разр дов 2, группы контрольных разр дов 3 и накопителей 18 и 19 восемь разр дов. В режиме записи информаци  вместе с контрольными разр дами четности поступает с информационных входов 6 устройства в регистр числа 1. С выхо да регистра числа контрольные разр д и байты информации поступают в генератор сигналов ошибки четности 12, который производит контроль информации , прин той на регистр числа 1, пу тем суммировани  по модулю два байто информации, хран щихс  в группах информационных разр дов 2 и соответствующих им контрольных разр дов группы 3, и при обнаружении ошибки выдает на выход 15 сигнал ошибки четности , указывающий на то, что информаци передана на регистр числа 1 с ошибко Этот сигнал используетс  дл  перевода устройства из режима Запись в режим Чтение. Одновременно байты информации с выходов 9 регистра числа 1 поступают на входы 20 соответст вующих основных накопителей 18 и на вход генератора контрольных сигналов корректирующего кода 11, формирующий контрольные разр ды корректирующего кода, которые поступают на второй вход 23.2 первого коммутатора 22. В режиме записи на управл ющий вход 37 первого коммутатора 22 поступает сигнал, разрешающий прохождение на его выход 2 со второго входа 23.2 контрольных разр дов корректирующего кода, которые записываютс  в дополнительный накопитель 19. Адрес дл  записи или чтени  поступает на вход 21 накопителей 18 и 19. В режиме чтени  адрес считываемого слова, поступает на вход 21 основных накопителей 18, с выходов которых считываетс  информаци . При этом на управл ющий вход 38 второго коммутатора 25 подаетс  соответствующий сигнал. i Контрольные разр ды корректирующего кода с выхода дополнительного накопител  19 поступают на контрольный вход 30 блока обнаружени  ошибок 28, на информационные входы 29 которого поступают байты информации с выходов основных накопителей 18, Блок обнаружени  ошибок 28 под воздействием сигнала на его управл ющем входе 33 путем декодировани  корректирующего кода определ ет имеетс  ли и где в считанной из основных накопителей 18 одиночна  или двойна  ошибка, и при наличии двойной ошибки сигнал о ней с выхода 32 блока обнаружени  ошибки 28 поступает на выход устройства. При обнаружении одиночной ошибки сигнал о ней с выхода 31 блока обнаружени  ошибки 28 поступает на контрольный вход Зб блока коррекции З. Одновременно по этой же св зи передаетс  позици  ошибочного разр да в информационном слове. На информационные входы 35 блока коррекции 3k поступают байты информации, считанные с основных накопителей 1В. Исправление ошибки производитс  инвертированием сбойного разр да. Откорректированна  информаци  с выхода блока коррекции 34 поступает на входы регистра числа 1 и входы 17 генератора контрольных сигналов четности 16, который путем сложени  по модулю два вырабатывает контрольные разр ды четности дл  каждого байта считанной информации . Сформированные таким образом контрольные разр ды с выхода генератора контрольных сигналов четности 16 поступают на вход k группы контрольных разр дов 3 регистра числа 1 и под воздействием сигнала на его управл ющем входе 39 записываютс  вместе с байтами информации в регистр числа 1, с выходов 8 которого поступают на информационные входы 7 устройства. Указанным образом устройство функционирует в рабочем режиме, т,е. при решении задач. Одиночна  ошибка при этом всегда корректируетс . При построении накопител  бол шого объема, измер емого миллионами байтов, на динамических БИС ЗУ единичные отказы с течением времени накапливаютс , что приводит к по влению двойных, уже неисправленных ошибок в информации, поэтому периодическипроизвод т , проверку элементов пам ти накопител  дл  своевременного обнаружени  и замены отказавших элементов.Поскольку

при использовании корректирующего кода единичный отказ в накопителе об наружить невозможно, то в диагностическом режиме коррекци  отключаетс , и устройство работает следующим образом .

В режиме Запись диагностическа  I подачей соответствующего сигнала на управл ющий вход 37 первого коммутатора 22 запись контрольных разр дов корректирующего кода в дополнительный накопитель 19 блокируетс , и в основные накопители 18 записываютс  только байты информации. В режи ме Чтение диагностическое подачей соответствующего управл ющего сигнала на управл ющий вход 33 блока обнаружени  ошибки 28 последний отключаетс  и на контрольный вход 36 блока коррекции З сигнал не поступает, т.е. коррекци  ошибки не Производитс . В остальном работа устройства в диагностических режимах записи и чте .ни  аналогична указанному. Таким об .разом, считанна  из основных накопителей 18 информаци  через регистр числа 1 передаетс  на информационные выходы 7 устройства, с которых посту пает, например, к процессору (на чар теже не показан) дл  сравнени  с эта лоном записываемой информации и определени  сбойных разр дов. Подобным методом диагностируютс  только основ ные накопители 18, а дополнительный накопитель 19, предназначенный дл  хранени  контрольных разр дов коррек тирующего кода, не провер етс . Дл  того, чтобы устранить указанный недостаток , в устройство дополнительно введены первый 22 и второй 25 коммутаторы ,

В режиме Запись диагностическа  И на управл ющий вход 37 первого коммутатора 22 подаетс  сигнал, подключающий к его выходу 2Ц информацию с его первого входа 23.1. Байт инфор мации поступает на вход дополнительного накопител  19 и записываетс  в последний. Таким образом, один из байтов информации записан в два нако пител : в один из основных накопителей 18 и в дополнительный накопитель 19. В этом случае в режиме Чтение диагностическое на управл ющий вход 38 второго коммутатора 25 подаетс  управл ющий сигнал, подключающий к его выходу информацию с его второго входа 27. Таким образом из дополнительного накопител  19 счи904 18

тываетс  байт информации, который затем записываетс  в одну из групп информационных разр дов 2 регистра числа 1. Определение позиции сбойного разр да в дополнительном накопителе 19 производитс  путем сравнени  с эталоном записываемой информации аналогично описанному. Таким образом, введение первого 22 и второго 25 10 коммутатора обеспечивает диагностирование дополнительного накопител  19 предназначенного дл  хранени  контрольных разр дов корректирующего .кода, что повышает надежность устрой«5 ства.

Технико-экономическое преимущество предложенного устройства заключаетс  в его более высокой по сравнению с известным надежности. .

Claims (2)

1. Формула изобретени 

   Запоминающее устройство с коррекИ цией ошибок, содержащее регистр числа , генератор контрольных сигналов корректирующего кода, генератор сигналов ошибки четности, основные накопители , блок обнаружени  ошибки,

   39 блок коррекции и генератор контрольных сигналов четности, причем одни из входов регистра числа подключены к выходам блока коррекции и генератора контрольных сигналов четности,

   35 другие входы  вл ютс  информационными входами устройства, информационными выходами которого  вл ютс  одни из выходов регистра числа, другие выходы которого соединены со входами

   4Q генератора сигналов ошибки четности и генератора контрольных сигналов корректирующего кода и входами основных накопителей, выходы которых подключены к информационным входам блока обнарух(ени  ошибки и блока коррекции , контрольный вход которого соединен с выходом блока обнаружени  ошибки, а выходы подключены ко входам генератора контрольных сигналов четJQ ности, отличающеес  тем,

   что, с целью повышени  надежности устройства, оно содержит дополнитегьный накопитель и коммутаторы, причем первый вход первого коммутатора соединен со входом одного из основных накопителей, выход которого соединен с первым входом второго коммутатора, второй вход первого коммутатора подключен к выходу генератора контрольных сигналов корректирующего кода, а выход - ко входу дополнительного накопител , выход которого соединен с контрольным входом блока обнаруже ни  ошибки и вторым входом второго коммутатора, выходы которого подклю чены к информационным входам блока обнаружени  ошибки и блоЛа коррекции , управл ющие входы первого и

   второго коммутаторов  вл ютс  одними из управл ющих входов устройства.

   Источники информации, прин тые во внимание при экспертизе S. 1. Авторское свидетельство СССР №686085, кл. G 11 С 29/00, 1979.
2. 2. Патент США If 3573728, кл. 3 0-172.5, опублик. 1971 (прототип ).