JPH04130943A - メモリ診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプロセッサ及びメモリを有するシステムにおけ
るメモリ診断方式に関する。

〔従来の技術〕

従来、この種のメモリ診断方式では、プログラムにより
メモリの全セルにある値のデータを書き込み、全セルに
書き込み終了後に読み出し、アドレス毎に書き込んだ値
と読み出した値とを比較するようになっていた。

〔発明が解決しようとする課題〕

上述した従来のメモリ診断方式では、プログラムにより
メモリの全セルにデータを書き込んだ後に読み出して比
較するようになっているので、メモリ診断に時間を必要
とする。

〔課題を解決するための手段〕

本発明のメモリ診断方式は、プロセッサ及びメモリを有
するシステムにおいて、前記メモリにアドレスを与える
第１の回路と、前記メモリにリードパルスを与える第２
の回路と、前記メモリへのライトデータを保持する第３
の回路と、ライトデータとリードデータとを比較する第
４の回路と、前記メモリに対するアドレス、データ及び
リードパルスを前記各回路より受け取るか前記プロセッ
サより受け取るかを切替える第５の回路とを備え、プロ
グラムと並列に前記メモリの診断を行なつ。

〔実施例〕

次に、本発明について図面を参照して説明する。

本発明の一実施例を示す第１図及び第２図を参照すると
、このシステムは主たる処理を行なうプロセッサ１とメ
モリ５とを備える。また、データ比較回路２と、アドレ
ス発生回路３と、リードパルス発生回路６と、プロセッ
サ１よりライト可能なレジスタ１２とを含む。さらに、
アドレス発生回路３から出力されるアドレスとアドレス
バス７、メモリ５から出力されるデータとデータバス８
、及びリードパルス発生回路６より出力されるリードパ
ルスとプロセッサ１より出力されるリードパルスとはそ
れぞれマルチプレクサ９，１０゜１１に接続され、プロ
セッサ１より出力される切換信号４によって切換えられ
る。

電源オン後、メモリ５に入力されるアドレス。

データ、リードパルスはプロセッサ１より受け取り、プ
ログラムによりメモリ５の全セルに対して書き込み動作
を行なう。その時、書き込む値をレジスタ１２に保持し
ておく。書き込み終了後、メモリ５に接続されるアドレ
ス、データ、リードパルスをそれぞれアドレス発生回路
３、データ比較回路２、リードパルス発生回路６より受
け取るようにマルチプレクサ９，１０．１１を切換え、
レジスタ１２の値とメモリ５より出力されるリードデー
タとを比較する。アドレスはアドレス発生回路３により
１ずつインクリメントされ、順次データの比較を行ない
、エラーが有ればラッチしておき、プロセッサ１がエラ
ーを認識すれば、エラー処理へ処理が移る。

〔発明の効果〕

以上説明したように本発明によれば、メモリの全セルか
らデータを読み出す動作を外部回路で行なうことにより
、プログラムとの並列動作が可能となり、メモリ診断の
時間を短縮できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は第１
図中のプロセッサの初期設定・診断動作を示す図である
。 １・・・プロセッサ、２・・・データ比較回路、３・・
・アドレス発生回路、４・・・切換信号、５・・・メモ
リ、６・・・リードパルス発生回路、７・・・アドレス
バス、８・・・データバス、９，１０．１１・・・マル
チプレクサ、１２・・・レジスタ。

Claims (1)

【特許請求の範囲】
1. プロセッサ及びメモリを有するシステムにおいて、前記
   メモリにアドレスを与える第１の回路と、前記メモリに
   リードパルスを与える第２の回路と、前記メモリへのラ
   イトデータを保持する第３の回路と、ライトデータとリ
   ードデータとを比較する第４の回路と、前記メモリに対
   するアドレス、データ及びリードパルスを前記各回路よ
   り受け取るか前記プロセッサより受け取るかを切替える
   第５の回路とを備え、プログラムと並列に前記メモリの
   診断を行なうことを特徴とするメモリ診断方式。