JPS59158445A - 多重割込判別方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はマイクロプロセッサ−に対する割込みに関し、
特に複数の割込み信号を処理する場合に於ける割込み判
別方式に関するものである。

背景技術 近年、電子技術の急速な発達に伴なって、各種分野にマ
イクロプロセッサ−が用いられている。この場合、マイ
クロプロセッサ−は１個の割込制御ポートを有しておシ
、このポートに割込制御信号を供給すると、マイクロプ
ロセッサ−は割込モーＰとなって優先処理を行なう様に
構成されている。

しかしながら、複雑な制御を高速処理する場合に於いて
は、複数の割込制御信号を処理する必要が生ずるが、マ
イクロプロセッサ−は１個の割込制御ポートしか有して
いないために、このような複数の割込制御信号を扱うこ
とが出来なかった。

発明の開示 従って、本発明による目的は、１個の割込制御ポートを
有するマイクロプロセッサ−によって多数の割込制御信
号を処理するだめの多数割込判別方式を提供することで
ある。

このような目的を達成するために本発明は、各割込制御
信号によりセットされるとともにそのセット出力端がマ
イクロプロセッサ−の入力ポートにそれぞれ接続され、
かつリセット端子がマイクロプロセッサ−の各出力ポー
トに接続された複数のフリップフロップ回路と、谷フリ
ツゾフロツプ回路の各セット出力信号を入力とし、かつ
出力信号をマイクロプロセッサ−の割込制御ボートに供
給するオアゲートとを備え、マイクロプロセッサ−は割
込制御ボートに割込制御信号が供給された時に、各フリ
ップフロップ回路のセット出力端が接続されている各入
力ポートの状態を取シ込むことにより、セット信号が供
給されている入力ポートから割込制御信号の判別を行な
うものである。

このように構成された多重割込判別方式に於いては、多
数の割込制御信号を取り扱う事が出来るとともに、同時
供給された割込制御信号をも容易にかつ確実に処理する
ことが出来ることになる。

発明を実施するだめの最良の形態 第１図は本発明による多重割込判別方式の一実施例を示
す回路図である。同図に於いて１゜２は割込制御入力信
号１１．Ｉ、をクロック入力とすることによりセットさ
れるＤタイプのフリップフロップ回路、３はマイクロプ
ロセッサ−であって、各フリップフロップ回路１，２の
セット出力端が入力ボートＰ１．Ｐ２に接続され、出力
ポート０１，０２がフリップフロップ回路１゜２のリセ
ット端子に接続されている。４は各フリップフロップ回
路１．２のセット出力信号を入力とするオアゲート、５
はオアゲート４の出力信号を反転してマイクロプロセッ
サ−３の割込制御ポート面に割込制御信号を供給するイ
ン／々−夕である。

３− このように構成された回路に於いて、例えば第２図（、
）に示す割込制御入力信号１１が供給されると、フリッ
プフロップ回路１はその立ち上りによりトリガされてそ
のセット出力信号Ａが第２図（ｂ）に示すように立ち上
る。セット出力信号人が”Ｈ”になるとオアゲート４の
出力信号もこれに応じて”Ｈ″となることから、インバ
ータ５の出力信号Ｂが第２図（Ｃ）に示す様に”Ｌ″と
なって、マイクロプロセッサ−３の割込制御ポートＩＮ
Ｔに割込制御信号として供給される。マイクロプロセッ
サ−３は割込制御信号が供給されると、通常モードから
割込モードに切り変るとともに、セット出力信号が供給
されている入カポ）Ｐｌ、Ｐ意を識別することによって
いか々る割込制御入力信号工１＋Ｉｌによる割込制御で
あるかを判別して割込制御入力信号に応じた割込処理を
行なうとともに、出カポ−）Ｏｌ、０．からセット状態
のフリップフロップ回路１に第２図（ｄ）に示すリセッ
トパルスＯ１を供給してリセット処理を行なう。

４− このような動作はフリップフロップ２も割込制御入力信
号Ｉ！が供給される毎に実行されることに々る。

第３図は第１図に示すマイクロプロセッサ−の判別処理
を示すフローチャートである。まず、インノ々−夕５か
ら供給される割込制御信号Ｂによって割込モードになる
と、まずステップＳ１に於いて入カポ−）Ｐｉを識別す
る。そして、この入力ポートＰｌが”Ｈ″であったなら
ば、ステップＳ２に移行して入力ポートＰ！の識別を行
なう。

ここで、ステップＳ２に於ける判別がＮであった場合に
は、割込制御入力信号工１のみの供給としてステップＳ
３に移行して出力ポートＯ１からリセットパルス０１を
発生することによシフリップフロツブ回路１をリセット
するとともに、ステップＳ４に於いて割込制御入力信号
１１に対する割込処理を実行してリターンとなる。また
、ステップＳ２に於ける判別がＹである場合には、割込
制御入力信号１１．Ｉ、が同時に供給されたものである
と判断してステップＳ５に移行することにより出カポ−
）Ｏｌ、０＋＋からりセラトノぐルスＯ１，Ｏ，を発生
してフリップフロップ回路１゜２を共にリセットする。

次にステップｓ６に移行して割込制御入力信号Ｉｌ、Ｉ
、に対する割込処理を実行してリターンとなる。壕だ、
ステップＳ１に於ける判別結果がＮの場合には、割込制
御入力信号■１のみが供給されたものとしてステップＳ
７に移行し、出力ボート０２からりセラトノぐルス０２
を発生してフリップフロップ回路２をリセットする。次
にステップＳ６に移行して割込制御入力信号■２に対す
る割込処理を実行してリターンとなる。

なお、上記実施例に於いては、２種類の割込制御入力信
号を取り扱う場合についてのみ説明したが、フリップフ
ロップ回路を増設することによって、より多くの割込制
御入力信号を取り扱うことが出来るものである。

【図面の簡単な説明】

第１図は本発明による多重割込判別方式の一実施例を示
す回路図、第２図（ａ）〜（ｄ）は第１図に示す回路の
各部動作波形図、第３図は第１図に示す回路の動作を示
すフローチャートである。 １．２・・・フリップフロップ回路、３・・・マイクロ
プロセッサ−１４・・・オア）！−）、５・・・インバ
ータ。 出　願　人　新日本電気株式会社 第１図 第２図

Claims (1)

【特許請求の範囲】
1. （１）各割込制御入力信号によってそれぞれセットされ
   る複数のフリップフロップ回路と、各フリップフロップ
   回路のセット出力を入力とするオアゲートと、各フリッ
   プフロップ回路の各セット出力端が各入力ポートにそれ
   ぞれ接続されるとともに各出力ポートが前記各フリップ
   フロップ回路のリセット入力端にそれぞれ接続され、か
   つ前記オアゲートの出力信号によって割込制御されるマ
   イクロプロセッサ−とを有し、このマイクロプロセッサ
   −は前記オアゲートの出力信号によって割込制御される
   とフリップフロップ回路のセット出力が供給されている
   入力ポートを検出することによシ割込制御入力信号を識
   別し、この識別された割込制御入力信号に応じたフリッ
   プフロップ回路のリセット処理および割込処理を実行す
   ることを特徴とする多重割込判別方式。