JPH0520071A - レジスタ情報保護回路 - Google Patents
レジスタ情報保護回路Info
- Publication number
- JPH0520071A JPH0520071A JP17297991A JP17297991A JPH0520071A JP H0520071 A JPH0520071 A JP H0520071A JP 17297991 A JP17297991 A JP 17297991A JP 17297991 A JP17297991 A JP 17297991A JP H0520071 A JPH0520071 A JP H0520071A
- Authority
- JP
- Japan
- Prior art keywords
- program
- sub
- subprogram
- flop
- instruction decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 副プログラム人実行中に異常動作が起きても
レジスタ情報を保持することにより、誤動作の解析を容
易化する。 【構成】 プログラムを実行する際に、主プログラムか
ら副プログラムへ、または副プロクラムから主プログラ
ムへ処理が移行したことを検出する命令デコーダ３と、
命令デコーダの出力信号によりセットされる副プログラ
ム実行表示フリップフロップ６とを設け、副プログラム
実行表示フリップフロップの出力信号により、副プログ
ラム実行中はレジスタ、ＲＡＭ等に記憶されている情報
を保持することを特徴とするレジスタ情報保護回路。
レジスタ情報を保持することにより、誤動作の解析を容
易化する。 【構成】 プログラムを実行する際に、主プログラムか
ら副プログラムへ、または副プロクラムから主プログラ
ムへ処理が移行したことを検出する命令デコーダ３と、
命令デコーダの出力信号によりセットされる副プログラ
ム実行表示フリップフロップ６とを設け、副プログラム
実行表示フリップフロップの出力信号により、副プログ
ラム実行中はレジスタ、ＲＡＭ等に記憶されている情報
を保持することを特徴とするレジスタ情報保護回路。
Description
【０００１】
【産業上の利用分野】本発明はレジスタ情報保護回路に
関する。
関する。
【０００２】
【従来の技術】主プログラムから副プログラムへ処理へ
移行するときは、レジスタ、ＲＡＭ等の情報が更新され
ることを目的としていない場合、処理が移行する前の状
態で主プログラムへ戻らなくてはならい。そのため、従
来は、プログラムをコーディングするときに、主プログ
ラム、副プログラム間で同じレジスタ、ＲＡＭ等に異な
った情報を入れないようにコーディングするか、副プロ
グラムに移行したときに他のレジスタＲＡＭ等に情報を
退避させるようにコーディングするようにしている。
移行するときは、レジスタ、ＲＡＭ等の情報が更新され
ることを目的としていない場合、処理が移行する前の状
態で主プログラムへ戻らなくてはならい。そのため、従
来は、プログラムをコーディングするときに、主プログ
ラム、副プログラム間で同じレジスタ、ＲＡＭ等に異な
った情報を入れないようにコーディングするか、副プロ
グラムに移行したときに他のレジスタＲＡＭ等に情報を
退避させるようにコーディングするようにしている。
【０００３】
【発明が解決しようとする課題】上述した従来のレジス
タ情報保護方式では、装置が誤動作をした場合、もしく
はコーディングミス等で予定外に副プログラムを実行し
意図していないレジスタ、ＲＡＭ等の情報を破壊した場
合に、その原因究明が困難であるという問題点がある。
タ情報保護方式では、装置が誤動作をした場合、もしく
はコーディングミス等で予定外に副プログラムを実行し
意図していないレジスタ、ＲＡＭ等の情報を破壊した場
合に、その原因究明が困難であるという問題点がある。
【０００４】
【課題を解決するための手段】本発明によるレジスタ情
報保護回路は、プログラムを実行する際に、主プログラ
ムから副プログラムへ、または副プロクラムから主プロ
グラムへ処理が移行したことを検出する命令デコーダ
と、前記命令デコーダの出力信号によりセットされる副
プログラム実行表示フリップフロップとを設け、前記副
プログラム実行表示フリップフロップの出力信号によ
り、副プログラム実行中はレジスタ、ＲＡＭ等に記憶さ
れている情報を保持することを特徴とする。
報保護回路は、プログラムを実行する際に、主プログラ
ムから副プログラムへ、または副プロクラムから主プロ
グラムへ処理が移行したことを検出する命令デコーダ
と、前記命令デコーダの出力信号によりセットされる副
プログラム実行表示フリップフロップとを設け、前記副
プログラム実行表示フリップフロップの出力信号によ
り、副プログラム実行中はレジスタ、ＲＡＭ等に記憶さ
れている情報を保持することを特徴とする。
【０００５】
【実施例】次に、本発明の実施例を図面に基づいて説明
する。
する。
【０００６】図１は本発明の一実施例を示すブロック図
である。本発明に関わるレジスタ情報保護回路は、命令
デコーダ３、副プログラムの処理を実行中であることを
意味するフラグを保持する副プログラム実行表示Ｆ／Ｆ
６および複数のフリップフロップ８からなる。命令デコ
ーダ３は、命令１の入力により副プログラムへの分岐命
令を受け付けると、副プログラムの処理中であることを
示すフラグを副プログラム実行表示Ｆ／Ｆ６に対して立
てさせるデコーダ出力４を出す。また命令デコーダ３
は、主プログラムへ戻る命令１を受け付けると、副プロ
グラム実行表示Ｆ／Ｆ６に立っているプラグを降ろさせ
るデコーダ出力５を出す。
である。本発明に関わるレジスタ情報保護回路は、命令
デコーダ３、副プログラムの処理を実行中であることを
意味するフラグを保持する副プログラム実行表示Ｆ／Ｆ
６および複数のフリップフロップ８からなる。命令デコ
ーダ３は、命令１の入力により副プログラムへの分岐命
令を受け付けると、副プログラムの処理中であることを
示すフラグを副プログラム実行表示Ｆ／Ｆ６に対して立
てさせるデコーダ出力４を出す。また命令デコーダ３
は、主プログラムへ戻る命令１を受け付けると、副プロ
グラム実行表示Ｆ／Ｆ６に立っているプラグを降ろさせ
るデコーダ出力５を出す。
【０００７】フリップフロップ８は主プログラム実行中
は、通常の動作をする。副プログラム実行中は副プログ
ラム実行表示Ｆ／Ｆ６からのホールド信号７によって、
入力情報２が変わっても出力情報９は変わることができ
ない。
は、通常の動作をする。副プログラム実行中は副プログ
ラム実行表示Ｆ／Ｆ６からのホールド信号７によって、
入力情報２が変わっても出力情報９は変わることができ
ない。
【０００８】図２は図１の回路のタイミングチャートで
ある。
ある。
【０００９】クロック１，２では主プログラムが実行中
であるので、入力情報２によって出力情報９は変化す
る。
であるので、入力情報２によって出力情報９は変化す
る。
【００１０】クロック２で副プログラムへ移るコマンド
が実行され、クロック３から副プログラムへ処理が移
る。このとき命令デコーダ３により、副プログラム実行
表示Ｆ／Ｆ６を立てるデコーダ出力４がクロック３で出
で、フリップフロップ８に対してホールド信号７が出力
される。そのため副プログラムの処理に入るクロック４
からは入力情報２がキャンセルされて出力情報９は変化
しない。
が実行され、クロック３から副プログラムへ処理が移
る。このとき命令デコーダ３により、副プログラム実行
表示Ｆ／Ｆ６を立てるデコーダ出力４がクロック３で出
で、フリップフロップ８に対してホールド信号７が出力
される。そのため副プログラムの処理に入るクロック４
からは入力情報２がキャンセルされて出力情報９は変化
しない。
【００１１】クロック５で主プログラムへ処理を戻すコ
マンドが実行され、クロック６から主プログラムの処理
が再開する。このとき命令デコーダ３から副プログラム
実行表示Ｆ／Ｆ６のプラグを降ろすデコーダ出力５が出
力されて、クロック６でフリップフロップ８に対しての
ホールド信号７が出力されなくなる。
マンドが実行され、クロック６から主プログラムの処理
が再開する。このとき命令デコーダ３から副プログラム
実行表示Ｆ／Ｆ６のプラグを降ろすデコーダ出力５が出
力されて、クロック６でフリップフロップ８に対しての
ホールド信号７が出力されなくなる。
【００１２】クロックでは主プログラムに処理が戻って
いるので、入力情報２は次のサイクルで出力情報９とし
て出力される。
いるので、入力情報２は次のサイクルで出力情報９とし
て出力される。
【００１３】
【発明の効果】以上説明したように、本発明による記憶
保護回路を用いることにより、異常動作時に主プログラ
ムの情報は保持されるので誤動作の解析が容易になる。
保護回路を用いることにより、異常動作時に主プログラ
ムの情報は保持されるので誤動作の解析が容易になる。
【図１】本発明の一実施例の構成図である。
【図２】本実施例のタイミングチャートである。
３ 命令デコーダ ６ 副プログラム実行表示Ｆ／Ｆ ７ フリップフロップ
Claims (1)
- 【特許請求の範囲】 【請求項１】 プログラムを実行する際に、主プログラ
ムから副プログラムへ、または副プロクラムから主プロ
グラムへ処理が移行したことを検出する命令デコーダ
と、 前記命令デコーダの出力信号によりセットされる副プロ
グラム実行表示フリップフロップとを設け、 前記副プログラム実行表示フリップフロップの出力信号
により、副プログラム実行中はレジスタ、ＲＡＭ等に記
憶されている情報を保持することを特徴とするレジスタ
情報保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17297991A JPH0520071A (ja) | 1991-07-15 | 1991-07-15 | レジスタ情報保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17297991A JPH0520071A (ja) | 1991-07-15 | 1991-07-15 | レジスタ情報保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520071A true JPH0520071A (ja) | 1993-01-29 |
Family
ID=15951919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17297991A Pending JPH0520071A (ja) | 1991-07-15 | 1991-07-15 | レジスタ情報保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520071A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593654A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | ヒストリ−メモリ制御方式 |
| JPS6151243A (ja) * | 1984-08-20 | 1986-03-13 | Toshiba Corp | レジスタ式演算処理装置 |
| JPH02236725A (ja) * | 1989-03-10 | 1990-09-19 | Nec Corp | 情報処理装置 |
-
1991
- 1991-07-15 JP JP17297991A patent/JPH0520071A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593654A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | ヒストリ−メモリ制御方式 |
| JPS6151243A (ja) * | 1984-08-20 | 1986-03-13 | Toshiba Corp | レジスタ式演算処理装置 |
| JPH02236725A (ja) * | 1989-03-10 | 1990-09-19 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| JPH0520071A (ja) | レジスタ情報保護回路 | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| KR100217384B1 (ko) | 인터럽트 제어장치와 그 제어방법 | |
| JPH0895830A (ja) | 電子機器の異常監視装置 | |
| SU1387000A1 (ru) | Устройство дл формировани признака команды | |
| JPH04370832A (ja) | プロセッサ回路 | |
| JPS5937882Y2 (ja) | エラ−表示装置 | |
| KR950005523B1 (ko) | 프로그램어블 로직 콘트롤러의 스텝 런 처리방법 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS6177939A (ja) | 情報処理システム | |
| JPS5917468B2 (ja) | プログラムカウンタ軌跡記憶装置 | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPH0695926A (ja) | ホルトアドレス保持機能を有する情報処理装置及び情報処理装置のホルトアドレス保持方法 | |
| JPS58121451A (ja) | マイクロプログラム処理装置における誤り検出制御方式 | |
| JPH0343842A (ja) | トレーサメモリ | |
| JPH05324861A (ja) | 半導体回路装置 | |
| JPS6274132A (ja) | 論理回路 | |
| JPS63217424A (ja) | パイプライン制御の情報処理装置 | |
| JPH04153851A (ja) | メモリ保護回路 | |
| JP2001101019A (ja) | レジスタ保護回路 | |
| JPS63273348A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970603 |