JPH0695926A - ホルトアドレス保持機能を有する情報処理装置及び情報処理装置のホルトアドレス保持方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はホルトアドレス保持機能を有する情
報処理装置及び情報処理装置のホルトアドレス保持方法
に関し、デバッグ装置を接続してない状態でも、ホルト
アドレスの判定を可能とし、マイクロプログラムの障害
解析が効率良く出来るようにすることを目的とする。 【構成】 マイクロプログラムによる装置動作の制御を
行うステージ回路６と、マイクロプログラムカウンタ２
とを具備した情報処理装置において、マイクロプログラ
ムカウンタ（２）の値を取り込んで保持するホルトアド
レスレジスタ７を設け、情報処理装置が誤動作等でホル
ト状態となった際、ステージ回路６から出力されるホル
ト信号に基づき、マイクロプログラムカウンタ２の値
（ホルトアドレス）を、ホルトアドレスレジスタ７に取
り込んで保持すると共に、該ホルトアドレスレジスタ７
に保持している値を、外部へ転送可能にした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプログラムで
動作する情報処理装置に利用されるものであり、特に、
デバッグ装置を接続してない通常運用時においても、ホ
ルトアドレスが保持出来るようにした、ホルトアドレス
保持機能を有する情報処理装置及び情報処理装置のホル
トアドレス保持方法に関する。

【０００２】近年、コンピュータシステムがますます複
雑になってきており、それに伴って、プログラムのデバ
ッグ効率を高める機能が要求されている。このため、各
種の情報処理装置のデバッグ装置が提供されている。

【０００３】しかし、このようなデバッグ装置は、デバ
ッグ時にのみ情報処理装置に接続され、通常運用時に
は、接続しない場合が多い。このため、通常運用時の障
害情報が得られず、障害の解析等が十分に出来ない。そ
こで、より一層のデバッグ効率の向上が要求されてい
た。

【０００４】

【従来の技術】図４は、従来例の説明図であり、図４
中、１は中央処理装置（Central Processing Unit ：以
下「ＣＰＵ」という）、２はマイクロプログラムカウン
タ（Micro Program Counter ：以下「ＭＰＣ」とい
う）、３はマルチプレクサ（以下「ＭＰＸ」という）、
４はデバッグ装置、５は表示装置を示す。

【０００５】図４に示した従来例は、マイクロプログラ
ムで動作する情報処理装置として、ＣＰＵを用いた例で
あり、該ＣＰＵのデバッグ時の状態を図示してある。図
示のように、ＣＰＵ１には、ＭＰＣ２とＭＰＸ３が設け
てあり、デバッグ装置４には、表示装置５が設けてあ
る。

【０００６】上記ＭＰＣ２は、ＣＰＵ１が現在実行しよ
うとするマイクロプログラムのアドレスを格納するもの
であり、ＭＰＸ３は、所定の切り換え信号により切り換
え制御され、入力信号（或いはデータ）を選択して出力
するものである。

【０００７】そして、ＣＰＵ１内のプログラムのデバッ
グ時は、デバッグ装置４をＣＰＵ１に接続し、各種のデ
バッグを行う。例えば、プログラムの障害により、ＣＰ
Ｕ１がホルト（ｆａｕｌｔ）状態になると、デバッグ装
置４からの制御信号により、ＭＰＸ３を切り換えて、Ｍ
ＰＣ２側を選択し、該ＭＰＣ２のホルトアドレスを読み
だす。

【０００８】読みだしたホルトアドレスは、バスを介し
て、デバッグ装置４へ転送し、その内容を表示装置５で
表示する。この表示情報により、どこのアドレスでホル
トしたかが判定可能となる。

【０００９】

【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 （１）、通常の運用時には、ＣＰＵ等の情報処理装置
に、デバッグ装置が接続されていないケースが多い。そ
して、デバッグ装置が接続されていない状態で、プログ
ラムの障害により、ホルト状態になると、そのアドレス
を知る事が出来ない。

【００１０】従って、通常運用時にプログラムの障害で
ホルトした場合、ＣＰＵ等の情報処理装置にデバッグ装
置が接続されていないため、そのアドレスを知る事が出
来ず、障害原因が分からないままとなることが多い。

【００１１】（２）、デバッグ装置があっても、それを
常時使用出来ないのが現状である。このため、通常運用
時の障害に対するデバッグが十分に出来ず、デバッグの
効率が悪い。

【００１２】本発明は、このような従来の課題を解決
し、デバッグ装置を接続してない状態でも、ホルトアド
レスの判定を可能とし、マイクロプログラムの障害解析
が効率良く出来るようにすることを目的とする。

【００１３】

【課題を解決するための手段】図１は本発明の原理説明
図であり、図１中、図４と同じものは、同一符号で示し
てある。また、１Ａは情報処理装置、６はステージ回
路、７はホルトアドレスレジスタ、８はバス、９は出力
装置を示す。

【００１４】本発明は上記の課題を解決するため、次の
ように構成した。 （１）、マイクロプログラムによる装置動作の制御を行
うステージ回路６と、現在実行しようとするマイクロプ
ログラムのアドレスを格納するマイクロプログラムカウ
ンタ２とを具備した情報処理装置において、上記マイク
ロプログラムカウンタ（２）の値を取り込んで保持する
ホルトアドレスレジスタ７を設け、情報処理装置が誤動
作等でホルト状態となった際、上記ステージ回路６から
出力されるホルト信号に基づき、上記マイクロプログラ
ムカウンタ２の値（ホルトアドレス）を、上記ホルトア
ドレスレジスタ７に取り込んで保持すると共に、該ホル
トアドレスレジスタ７に保持している値を、外部へ転送
可能にした。

【００１５】（２）、マイクロプログラムによる装置動
作の制御を行うステージ回路６と、現在実行しようとす
るマイクロプログラムのアドレスを格納するマイクロプ
ログラムカウンタ２と、上記マイクロプログラムカウン
タ２の値を取り込んで保持するホルトアドレスレジスタ
７とを具備した情報処理装置のホルトアドレス保持方法
であって、上記情報処理装置が、誤動作等でホルト状態
となり、上記ステージ回路６からホルト信号が出力され
た時、該ホルト信号に基づいて、上記マイクロプログラ
ムカウンタ２の値（ホルトアドレス）を、上記ホルトア
ドレスレジスタ７に取り込んで保持すると共に、その
後、該ホルトアドレスレジスタ７に保持している値（ホ
ルトアドレス）を、外部へ転送するようにした。

【００１６】

【作用】上記構成に基づく本発明の作用を、図１に基づ
いて説明する。ＭＰＣ２には、情報処理装置１Ａが現在
実行しようとするマイクロプログラムのアドレスが格納
される。この場合、通常は、ＭＰＣ２が、命令実行毎に
＋１されるか、又は、ブランチ命令時、特定アドレスが
セットされる。

【００１７】一方、ステージ回路６では、情報処理装置
１Ａの動作全体を制御し、ＭＰＣ２で示されるプログラ
ムの命令内容に従って、各種動作の指示をおこなってい
る。今、例えば、マイクロプログラムの障害等により、
誤ったアドレスの命令を実行し、それが、ホルト命令で
あったとする。この時、ステージ回路６のホルト条件が
オンとなり、ステージ回路６から出力されるホルト信号
がオン（ハイレベル「Ｈ」）となる。この時、ＭＰＣ２
の内容がホルトアドレスレジスタ７に取り込まれて保持
される。

【００１８】情報処理装置１Ａは、その後の再起動（オ
ペレーションパネルからの指示や、他処理装置からの指
示による）時に、ホルトアドレスレジスタ７の内容を、
外部のバス８を介して外部に転送し、ロギングする。そ
して、ロギングデータは、出力装置９で出力（例えば、
表示）する。

【００１９】これにより、デバッグ装置を接続してない
通常動作時に障害が発生しても、その障害の解析を行う
ことが可能となる。また、マイクロプログラムの障害解
析が短時間で出来る。

【００２０】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２、図３は、本発明の実施例を示した図であ
り、図２、図３中、図１、図４と同じものは、同一符号
で示してある。また、１０はＪＫ型フリップフロップ
（以下「ＪＫ−ＦＦ」という）、１１は論理和ゲート
（以下「ＯＲゲート」という）、１２はＤ型フリップフ
ロップ（以下「Ｄ−ＦＦ」という）、１３は論理積ゲー
ト（以下「ＡＮＤゲート」という）、１４はコントロー
ルストレージ（以下「ＣＳ」という）、１５はバッフ
ァ、１６はデコーダ、１７は表示装置を示す。

【００２１】本実施例は、情報処理装置を、ＣＰＵとし
た例であり、以下詳細に説明する。 ：ＣＰＵの構成の説明・・・図２参照 本実施例のＣＰＵの構成を図２に示す。図示のように、
ＣＰＵ１には、ＭＰＣ２、ＭＰＸ３、ステージ回路６、
ホルトアドレスレジスタ７、Ｄ−ＦＦ１２、ＡＮＤゲー
ト１３、ＣＳ１４、バッファ１５、デコーダ１６等を設
ける。また、ステージ回路６には、ＪＫ−ＦＦ１０、Ｏ
Ｒゲート１１等を設ける。

【００２２】上記ステージ回路６は、ＣＰＵ１の動作全
体を制御するものであり、ＭＰＣ２は、ＣＰＵ１が現在
実行しようとするマイクロプログラムのアドレスが格納
されるカウンタ（マイクロプログラムカウンタ）であ
る。

【００２３】Ｄ−ＦＦ１２とＡＮＤゲート１２は、ステ
ージ回路６から出力されるホルト信号を検出して、ホル
トアドレスレジスタ７に対するレジスタセット信号を生
成するものである。

【００２４】ホルトアドレスレジスタ７は、ＡＮＤゲー
ト１３から出力されるレジスタセット信号により、ＭＰ
Ｃ２に格納されているアドレス（ホルトアドレス）を取
り込んで保持するレジスタである。

【００２５】ＭＰＸ３は、所定の切り換え信号により切
り換えられ、ホルトアドレスレジスタ３に保持されてい
るデータ（ホルトアドレス）等を外部のバス８へ送出出
来るようにするものである。なお、このＭＰＸ３の切り
換えにより、ホルトアドレスレジスタ３以外のデータ等
も、外部のバス８へ送出出来るようになっている。

【００２６】すなわち、上記ＭＰＸ３を切り換えること
により、ホルトアドレスレジスタ７のデータを外部へ転
送出来るようになっている。ＣＳ１４は、ＣＰＵ１が実
行する各種のマイクロプログラムを格納するものであ
り、バッファ１５は、ＣＳ１４から取り出したマイクロ
プログラムの命令を一時的に格納するものである。デコ
ーダ１６は、バッファ１５に格納してある命令（マイク
ロ命令）をデコードするものである。

【００２７】ＯＲゲート１１は、上記デコーダ１６でデ
コードしたホルト命令や、他のエラー信号等を入力し
て、その論理和信号をホルト条件信号として出力するも
のである。

【００２８】ＪＫ−ＦＦ１０は、上記ＯＲゲート１１か
ら出力されるホルト条件信号を入力して、ホルト状態を
セットし、ホルト信号を出力するものである。表示装置
１７は、ＣＰＵ１の外部に設けた装置であり、外部のバ
ス８を介して、上記ホルトアドレスレジスタ７から読み
だしたデータ（ホルトアドレス）等を表示するものであ
る。

【００２９】：ＣＰＵ動作時の処理説明・・・図２、
図３参照 図３は、ＣＰＵの動作時のタイムチャートである。以
下、図２、図３を参照しながら、本実施例の動作を説明
する。

【００３０】−１：図２に基づく説明 ＭＰＣ２には、ＣＰＵ１が現在実行しようとするマイク
ロプログラムのアドレスが格納される。この場合、通常
は、ＭＰＣ２が、命令実行毎に＋１されるか、又は、ブ
ランチ命令時、特定アドレスがセットされる。

【００３１】一方、ステージ回路６では、ＣＰＵ１の動
作全体を制御し、ＭＰＣ２で示されるマイクロプログラ
ムの命令内容に従って、各種動作の指示等をおこなって
いる。

【００３２】今、例えば、マイクロプログラムの障害等
により、誤ったアドレスの命令を実行し、それがホルト
命令であったとする。この時、ステージ回路６内に設け
られたＯＲゲート１１の出力に得られるホルト条件信号
がオン（ハイレベル「Ｈ」）となり、ＪＫ−ＦＦ１０の
Ｑ出力もオン（ハイレベル「Ｈ」）となる。

【００３３】このようにして、ＪＫ−ＦＦ１０のＱ出力
がオンになると、ステージ回路６から出力されるホルト
信号がオン（ハイレベル「Ｈ」）となる。このホルト信
号は、Ｄ−ＦＦ１２とＡＮＤゲート１３によって、その
立ち上がりを検出し、該ＡＮＤゲート１３から出力する
レジスタセット信号が１サイクルオン（ハイレベル
「Ｈ」）となる。そして、レジスタセット信号がオンに
なると、ＭＰＣ２の内容がホルトアドレスレジスタ７に
取り込まれて保持される。

【００３４】ＣＰＵ１は、その後の再起動（オペレーシ
ョンパネルからの指示や、他処理装置からの指示によ
る）時、起動プログラムを実行する。この時、ホルトア
ドレスレジスタ７の内容をロギングする。ロギングの方
法としては、次のような方法がある。

【００３５】（ａ）、転送命令により、ホルトアドレス
レジスタ７の内容（ホルトアドレス）を、ＭＰＸ３を介
して、バス（ＣＰＵの外部のバス）８に出力し、更に、
バス２に接続された記憶装置（図示省略）の特定領域
に、ホルトアドレスレジスタ７の内容（ホルトアドレ
ス）を書き込む。

【００３６】そして、該記憶装置に記憶した上記データ
（ホルトアドレス）を、例えば、表示装置１７で表示し
たり、ディスク（図示省略）等に書き込む。 （ｂ）、ホルトアドレスレジスタ７の内容を、転送命令
で、ＣＰＵ１内の適当なワーク用レジスタ（図示省略）
に転送する。その後、転送命令で、該ワークレジスタの
内容を、ＭＰＸ３を介してバス８に出力し、更に、バス
８に接続した他処理装置へ転送する。

【００３７】そして、他処理装置が、受け取ったデータ
（ホルトアドレス）を記憶装置に格納したり、或いは、
表示装置１７で表示する。以上のようにすれば、表示画
面等により、ホルトアドレスを知る事が可能となる。こ
れにより、デバッグ装置を接続してない通常動作時に障
害が発生しても、その障害の解析を行うことが可能とな
る。

【００３８】−２：図３のタイムチャートによる説明 上記ＣＰＵ１の動作時のタイムチャートを図３に示す。
図３において、ａは、ＯＲゲート１１から出力されるホ
ルト条件信号、ｂは、ＪＫ−ＦＦ１０のＱ出力、ｃは、
Ｄ−ＦＦ１２のＱ出力、ｄは、ＡＮＤゲート１３から出
力されるレジスタセット信号、ｅは、ホルトアドレスレ
ジスタ７の動作を示す。

【００３９】図示のように、タイミングＴ１で、ホルト
条件信号がハイレベル「Ｈ」になると、タイミングＴ２
でＪＫ−ＦＦ１０のＱ出力がハイレベル「Ｈ」となる。
これにより、タイミングＴ２で、ホルト信号がハイレベ
ル「Ｈ」となる。

【００４０】しかし、タイミングＴ２では、Ｄ−ＦＦ１
２の出力は、ローレベル「Ｌ」であるから、ＡＮＤゲー
ト１３の入力は、「Ｈ」及び「Ｌ」となり、その出力信
号であるレジスタセット信号は、ハイレベル「Ｈ」とな
る。

【００４１】続いて、タイミングＴ３で、Ｄ−ＦＦ１２
の出力がハイレベル「Ｈ」となる。このため、ＡＮＤゲ
ート１３の入力は、「Ｈ」及び「Ｈ」となり、その出力
信号であるレジスタセット信号は、ハイレベル「Ｌ」と
なる。

【００４２】このレジスタセット信号により、タイミン
グＴ３で、ＭＰＣ２の内容がホルトアドレスレジスタ７
に取り込まれて、保持される。なお、その後の処理は、
上記の通りである。

【００４３】（他の実施例）以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 （１）、ＣＰＵに限らず、マイクロプログラムで動作す
る他の情報処理装置にも同様に適用可能である。

【００４４】（２）、ホルトアドレスレジスタに保持し
た内容（ホルトアドレス）は、ＣＰＵ等の外部に取り出
して、印刷して出力しても良い。 （３）、ホルトアドレスレジスタに保持した内容（ホル
トアドレス）を、直接ＣＰＵの外部に転送できる場合に
は、ワークレジスタを用いなくてもよい。

【００４５】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 （１）、本発明では、ＣＰＵ等の処理装置がホルトした
時のアドレスを、ホルトアドレスレジスタに保持し、再
起動で他装置にデータを送出出来るようにしたものであ
る。従って、デバッグ装置を接続していない状態でのホ
ルトアドレスの判定が可能となり、マイクロプログラム
の障害解析が短時間で出来る。

【００４６】（２）、デバッグ装置が接続してある時で
も、デバッグ装置が接続していない時でも、マイクロプ
ログラムの障害解析が可能となる。従って、常に、障害
に対する解析等が十分に出来、マイクロプログラムのデ
バッグ効率が向上する。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の実施例における情報処理装置（ＣＰ
Ｕ）の構成図である。

【図３】本発明の実施例におけるタイムチャートであ
る。

【図４】従来例の説明図である。

【符号の説明】

１Ａ 情報処理装置 ２ ＭＰＣ（マイクロプログラムカウンタ） ６ ステージ回路 ７ ホルトレジスタ ８ バス ９ 出力装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 桜井 康智 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 野中 巧 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 星 健二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 金谷 英治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 マイクロプログラムによる装置動作の制
   御を行うステージ回路（６）と、 現在実行しようとするマイクロプログラムのアドレスを
   格納するマイクロプログラムカウンタ（２）とを具備し
   た情報処理装置において、 上記マイクロプログラムカウンタ（２）の値を取り込ん
   で保持するホルトアドレスレジスタ（７）を設け、 情報処理装置が誤動作等でホルト状態となった際、上記
   ステージ回路（６）から出力されるホルト信号に基づ
   き、上記マイクロプログラムカウンタ（２）の値（ホル
   トアドレス）を、上記ホルトアドレスレジスタ（７）に
   取り込んで保持すると共に、 該ホルトアドレスレジスタ（７）に保持している値を、
   外部へ転送可能にしたことを特徴とするホルトアドレス
   保持機能を有する情報処理装置。
2. 【請求項２】 マイクロプログラムによる装置動作の制
   御を行うステージ回路（６）と、 現在実行しようとするマイクロプログラムのアドレスを
   格納するマイクロプログラムカウンタ（２）と、 上記マイクロプログラムカウンタ（２）の値を取り込ん
   で保持するホルトアドレスレジスタ（７）とを具備した
   情報処理装置のホルトアドレス保持方法であって、 上記情報処理装置が、誤動作等でホルト状態となり、上
   記ステージ回路（６）からホルト信号が出力された時、 該ホルト信号に基づいて、上記マイクロプログラムカウ
   ンタ（２）の値（ホルトアドレス）を、上記ホルトアド
   レスレジスタ（７）に取り込んで保持すると共に、 その後、該ホルトアドレスレジスタ（７）に保持してい
   る値（ホルトアドレス）を、外部へ転送することを特徴
   とした情報処理装置ホルトアドレス保持方法。