JPH01274254A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明はデータ処理装置、特にマイクロプログラム制
御方式で制御されるデータ処理装置に関するものである
。

［従来の技術］ 第３図は従来の装置を示すブロック図で、図において（
１）はアドレスデコーダ、（２）はマイクロ命令アドレ
スレジスタ、（３）はマイクロ命令メモリ、（４）はマ
イクロ命令データレジスタ、（５）はマイクロ命令によ
って制御されるデータ処理装置の構成要素、（６）はエ
ラー信号、（７）はエラー制御回路、（８）はエラー検
出信号、（９）はラッチ、（１０）はクロック停止信号
、（１１）はアンドゲート、（１４）はマイクロ命令ア
ドレスレジスタセットクロックである。

この装置は４相のクロック信号を用い、位相の前後順に
従ってクロックＴ０、Ｔ１、Ｔ２．Ｔ３と名付けている
。但し第３図に示す装置ではクロックＴ１は実際には使
用されていない。

マイクロ命令メモリ（３）から読み出されてマイクロ命
令データレジスタ（４）にセットされるデータの中には
、次に読み出すべきマイクロ命令のアドレス情報が含ま
れているので、この部分をアドレスデコーダ（１）（ア
ドレス変換装置と言うこともできる）に入力して次のマ
イクロ命令アドレスを生成し、マイクロ命令アドレスレ
ジスタ（２）に入力する。入力されたアドレスはアンド
ゲート（１１）からのクロックＴ２でセットされる。マ
イクロ命令アドレスレジスタ（２）にセットされたアド
レスによりマイクロ命令メモリ（３）から読み出された
マイクロ命令は、クロックＴ３によってマイクロ命令デ
ータレジスタ（４）にセットされる。このセットされた
マイクロ命令により構成要素（５）が動作するが、エラ
ーが発生した場合、個々の構成要素に対応するエラー信
号（６）が有意になる。このエラー信号（６）がエラー
制御回路（７）で処理されてエラー検出信号（８）を発
生させ、このエラー検出信号（８）はクロックＴＯによ
りラッチ（９）にセットされる。

エラー検出信号（８）がラッチ（９）にセットされると
、アンドゲート（１１）はクロックＴ２の通過を阻止し
、マイクロ命令アドレスレジスタ（２）にクロックＴ２
が入力しなくなる。このクロックＴ２が入力しなくなる
と、レジスタ（２）の内容は更新されなくなり、エラー
が発生した時点のアドレスがそのままマイクロ命令アド
レスレジスタ〈２）に残り、エラー原因の解析に役立て
ることができる。

第４図は第３図の装置の動作を示す動作タイムチャート
で、それぞれクロックＴｏ、Ｔ２．Ｔ３、レジスタ（２
）、（４）の内容、信号（６）、（８）、（１０）、（
１４）を示す、マイクロ命令アドレスレジスタセットク
ロック（１４）（クロックＴ２のタイミング）によって
マイクロ命令１のアドレスがマイクロ命令アドレスレジ
スタ（２）にセットされ、マイクロ命令Ｉが読み出され
てクロックＴ３によりマイクロ命令データレジスタ（４
）にセットされる。この命令を実行中にエラー信号（６
）が発生し、エラー検出信号（８）が出力されると、エ
ラー検出信号（８）がラッチ（９）にセットされるのは
次のクロックＴｏの時点であるので、その前のクロック
Ｔ２がクロック（１４）としてマイクロ命令アドレスレ
ジスタ（２）に加えられ、マイクロ命令アドレスレジス
タ（２）の内容はマイクロ命令２のアドレスとなってお
り、その後クロック（１４）が停止するのでマイクロ命
令２のアドレスが記憶に残されることになる。

［発明が解法しようとする課題］ 従来の装置は以上のように構成されているので、エラー
が発生したマイクロ命令より１つ後の命令のアドレスが
記憶に残されることになり、エラーが発生しなマイクロ
命令のアドレスを直接記憶することができないという問
題があった。

この発明は従来のものにおける上述の課題を解決するた
めになされたもので、エラーが発生したマイクロ命令の
アドレスを直接記憶に残すことができるデータ処理装置
を得ることを目的としている。

［課題を解決するための手段］ この発明では、マイクロ命令アドレスレジスタの内容が
クロックＴ１のタイミングでセットされるエラーアドレ
スレジスタを設け、エラー検出信号がラッチにセットさ
れるクロックＴｏのタイミングより遅れてエラーアドレ
スレジスタの内容が変化するようにし、このエラーアド
レスレジスタに供給するクロックＴ１をラッチの内容で
阻止することとした。

［作用］ ラッチがセットされるクロックＴｏより後のクロックＴ
１でエラーアドレスレジスタがセットされるので、エラ
ーアドレスレジスタにはエラーを発生したマイクロ命令
のアドレスが残ることになる。

［実施例コ 以下、この発明の実施例を図面を用いて説明する。第１
図はこの発明の一実施例を示すブロック図で、図におい
て第３図と、同一符号は同一または相当部分を示し、（
１２）はエラーアドレスレジスタセットクロック、（１
３）はエラーアドレスレジスタである。またクロック（
１２）はクロックＴ１のタイミングと同じタイミングの
クロックである。

第２図は第１図の装置の動作を示す動作タイムチャート
で、第４図と同一符号は同一または相当信号を示し、第
２図に示す通りこの発明ではクロックＴ１をも使用して
いる。第１図において第３図と同一符号の部分は同様に
動作するので重複した説明は省略する。エラー検出信号
（８）がラッチ（９〉にセットされるＴｏのタイミング
ではマイクロ命令アドレスレジスタ（２）の内容はマイ
クロ命令２のアドレスになっているが、エラーアドレス
レジ、メタ（１３）の内容はマイクロ命令１のアドレス
のままであり、クロック停止信号（１０）がセットされ
るとクロック（１２）は停止するので、マイクロ命令１
のアドレスがエラーアドレスレジスタ（１３）に残りエ
ラー分析が容易になる。

なお、上記実施例ではエラーアドレスレジスタを一個だ
け設けているが、複数個のエラーアドレスレジスタを縦
続的に設け、前段のレジスタの内容を１周期遅れた次の
クロックで後段のレジスタに入力することによって、エ
ラーの発生したマイクロ命令までのアドレストレースを
行うことも可能である。

［発明の効果コ 以上のようにこの発明によれば、エラーを発生したマイ
クロ命令のアドレスを直接記憶に残すことができるので
、エラーの解析が容易になるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の装置の動作を示す動作タイムチャート、第３
図は従来の装置を示すブロック図、第４図は第３図の装
置の動作を示す動作タイムチャート。 （２）はマイクロ命令アドレスレジスタ、（３）はマイ
クロ命令メモリ、（４）はマイクロ命令データレジスタ
、（８）はエラー検出信号、（９）はラッチ、（１０）
はクロック停止信号、（１１）はアンドゲート、（１２
）はエラーアドレスレジスタセットクロック、（１３）
はエラーアドレスレジスタ、Ｔ０、Ｔ１、Ｔ２．Ｔ３は
４相のクロック。 なお、各図中同一符号は同一または相当部分を示すもの
とする。

Claims (1)

1. 【特許請求の範囲】 マイクロプログラム制御方式で制御され、エラーが発生
   した場合当該エラーを発生させたマイクロ命令のマイク
   ロ命令アドレスを記憶する手段を有するデータ処理装置
   において、位相の前後順に従ってＴ０、Ｔ１、Ｔ２、Ｔ
   ３と名付けた４相のクロック信号、 クロックＴ２によりセットされるマイクロ命令アドレス
   レジスタ、 このマイクロ命令アドレスレジスタにセットされたアド
   レスによりデータが読み出されるマイクロ命令メモリ、 このマイクロ命令メモリから読み出されるデータがクロ
   ックＴ３によりセットされるマイクロ命令データレジス
   タ、 上記マイクロ命令アドレスレジスタの出力がその入力端
   子に接続されるエラーアドレスレジスタ、上記マイクロ
   命令データレジスタにセットされたデータを命令として
   実行中にエラーが検出されたとき、このエラー検出信号
   がクロックＴ０によりセットされるラッチ、このラッチ
   に上記エラー検出信号がセットされた状態においてクロ
   ックＴ１の通過を阻止するアンドゲート、 このアンドゲートを通過したクロックＴ１により上記マ
   イクロ命令アドレスレジスタの出力を上記エラーアドレ
   スレジスタにセットする手段、を備えたことを特徴とす
   るデータ処理装置。