JPH01274255A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、マイクロプログラム制御方式で制御される
データ処理装置に関するものである。

［従来の技術］ 従来のこの種の装置としては第３図、第４図に示すもの
があった。第３図は従来のデータ処理装置を示すブロッ
ク図、第４図は第３図の装置の動作を示すタイムチャー
トで、第３図において（１）はアドレスデコーダ、（２
）はマイクロ命令アドレスレジスタ、（３）はマイクロ
命令メモリ、（４）はマイクロ命令データレジスタ、（
５）はマイクロ命令によって制御される構成要素、（６
）はエラー信号、（１０）はクロック停止信号、（１１
）はアンドゲート、（工２）はマイクロ命令アドレスレ
ジスタセットクロック、（２０）はシステム管理装置、
（２１）は構成ユニット１、（２２）は構成ユニット２
を示し、第４図はクロックＴ２．Ｔ３、レジスタ（２）
　、　（４）の内容、信号（６）　、　＜１０）、　（
１２）を表している。

次に動作について説明する。この装置は４相のクロック
信号を用い、位相の前後順に従ってクロックＴｏ、Ｔｌ
、Ｔ２．Ｔ３と名付けている。但し第３図に示す装置で
はクロックＴｏ、Ｔｌは実際には使用していない。

マイクロ命令メモリ（３）から読み出されてマイクロ命
令データレジスタ（４）にセットされるデータの中には
、次に読み出すべきマイクロ命令のアドレス情報が含ま
れているので、この部分をアドレスデコーダ（１）（ア
ドレス変換装置と言ってもよい）に入力して次のマイク
ロ命令アドレスを生成し、マイクロ命令アドレスレジス
タ（２）に入力する。

入力されたアドレスはアンドゲート（１１）からのマイ
クロ命令アドレスレジスタセットクロック（１２）（ク
ロ２ンクＴ２のタイミング）でセットされる。

マイクロ命令アドレスレジスタ（２）にセットされたア
ドレスによりマイクロ命令メモリ（３）から読み出され
たマイクロ命令は、クロックＴ３によってマイクロ命令
データレジスタ（４）にセットされる。

このセットされたマイクロ命令により、構成ユニット１
（２１）内の各構成要素（５）が動作するが、エラーが
発生した場合は、エラー信号（６）により構成ユニット
１（２１）内でエラーが発生したことをシステム管理装
置（２０）へ知らせる。このシステム管理装置（２０）
では他の構成ユニット、例えば構成ユニット（２２）で
エラーが発生した場合も同様にエラー信号が入力される
ので、送られてきたエラー信号により、どの構成ユニッ
トでエラーが発生しているかを判断し、それぞれの構成
ユニットごとに存在するクロック停止信号（１０）を有
意にする。このクロック停止信号が有意になると、アン
ドゲート（１１）からのマイクロ命令アドレスレジスタ
セットクロック（１２）の送出が停止し、マイクロ命令
アドレスレジスタ（２）の内容は更新されなくなり、エ
ラーが発生したマイクロ命令近辺のアドレスを残すこと
ができ、エラー原因の解析に役立てることができる。

［発明が解決しようとする課題］ 上記のような従来の装置では以上のように構成されてい
るので、例えば構成ユニット１（２１）からシステム管
理装置（２０）までのエラー信号（６）の伝送時間、シ
ステム管理装置＜２０）内の処理時間等により、マイク
ロ命令アドレスレジスタセットクロック（１２）の送出
を停止しても数マイクロ命令分更新されてしまい、エラ
ー発生時点のマイクロ命令直後のマイクロ命令のアドレ
スを残すことができないという問題点があった。

すなわち第４図に示すように、マイクロ命令アドレスレ
ジスタセットクロック（１２）により、マイクロ命令１
のアドレスがレジスタ（２）にセットされ、このマイク
ロ命令１が読み出されてクロックＴ３によりレジスタ（
４）にセットされ、順次マイクロ命令１からマイクロ命
令ｎまで実行されて行くが、例え、ばマイクロ命令１を
実行中にエラーが発生した場合、エラー信号（６）がシ
ステム管理袋ｆｆ（２０）に送られ、クロック停止信号
（ｌＯ）がアンドゲート（１１）に加えられ、マイクロ
命令アドレスレジスタセットクロック（１２）が停止す
るまでの間にマイクロ命令アドレスレジスタ（２）の内
容が数マイクロ命令分更新されてしまうことになる。

この発明はかかる問題点を解決するなめになされたもの
で、マイクロ命令アドレスレジスタセットクロック（１
２）を、エラーが発生したマイクロ命令の次のマイクロ
命令のアドレスを残せるように停止することができるデ
ータ処理装置を得ることを目的としている。

［課題を解決するための手段］ この発明にかかるデータ処理装置は、構成ユニット内の
各構成要素に対応する数だけのエラー信号と、このエラ
ー信号によりエラー検出信号を発生させるエラー制御回
路と、このエラー検出信号をクロックＴ３に同期したク
ロックＴｏでラッチするようにしたものである。

［作用］ この発明においては、マイクロ命令データレジスタにセ
ットされるクロックＴ３に同期したクロックＴＯでクロ
ック停止信号を発生させることができるので、エラーが
発生したマイクロ命令の次のマイクロ命令のアドレスを
残すことができる。

「実施例」 以下、この発明の実施例を図について説明する。

第１図はこの発明の一実施例を示すブロック図で、図に
おいて第３図と同一符号は同−又は相当部分を示し、（
７）はエラー制御回路、（９）はラッチ、（１０）はク
ロック停止信号である。

また第２図は、第１図の装置の動作を示すタイムチャー
トで、第４図と丙−符号は同一または相当信号を示し、
第２図に示す通りこの発明ではクロックＴｏも使用して
いる。

次に動作について説明する。マイクロ命令メモリ（３）
から読み出されてマイクロ命令データレジスタ（４）に
セットされるデータの中には、次に読み出すべきマイク
ロ命令のアドレス情報が含まれているので１、この部分
をアドレスデコーダ（１）に入力して、次のマイクロ命
令アドレスを生成し、マイクロ命令アドレスレジスタ（
２）に入力する。

入力されたアドレスはアンドゲート（１１）からのクロ
ックＴ２でセットされる。マイクロ命令アドレスレジス
タ（２）にセットされたアドレスによりマイクロ命令メ
モリ（３）から読み出されたマイクロ。

命令は、クロックＴ３によってマイクロ命令データレジ
スタ（４）にセットされる。このセットされたマイクロ
命令により構成要素（５）が動作するが、エラーが発生
した場合、個々の構成要素に対応するエラー信号（６）
が有意になる。このエラー信号（６）がエラー制御回路
（７）で処理されてエラー検出信号（８）を発生させ、
このエラー検出信号（８）はクロックＴＯによりラッチ
（９）にラッチされる。

エラー検出信号（８）がラッチ（９）にラッチされると
、アンドゲート（１１）はクロックＴ２の通過を阻止し
、このクロックＴ２が入力しなくなるとマイクロ命令ア
ドレスレジスタ（２）の内容は更新しなくなり、エラー
が発生した時点のマイクロ命令アドレスレジスタ（２）
にあるアドレスがそのまま残ることになり、エラーが発
生したマイクロ命令の内容が容易に検出できる。即ち、
第２図のタイムチャートにより明らかなように、エラー
が発生した場合のマイクロ命令アドレスレジスタ（２）
に保持される内容は、エラーが発生したマイクロ命令の
次のマイクロ命令のアドレスになる。

なお上記実施例では、クロック停止信号（１０）とクロ
ックＴ２とをアンドゲート（１１）に入力し、マイクロ
命令アドレスレジスタセットクロック（１２）を停止す
ることとしたが、例えばクロック停止信号（１０）とク
ロックＴ３とを用いてマイクロ命令メモリ（３）のセッ
トクロックを生成することによりエラー発生時のマイク
ロ命令を保持する等、他のクロックとクロック停止信号
（１０）とをアンドさせて任意のレジスタのセットクロ
ックとすることができる。

またエラー制御回路（７）は、ＰＬＡ等のプログラム可
能なＬＳ１１石で実現可能であり、このＰＬＡのカスタ
マイズデータを変更することにより、任意の条件でクロ
ック停止信号を生成することができる。

［発明の効果］ この発明は以上説明したとおり、マイクロ命令データレ
ジスタにセットされるクロックＴ３に同期したクロック
ＴＯでクロック停止信号を発生させることができるので
、エラーが発生したマイクロ命令の次のマイクロ命令の
アドレスを残すことができ、エラーが発生したマイクロ
命令アドレスを容易に検出することができる効果がある
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の装置の動作を示すタイムチャート、第３図は
従来の装置、を示すブロック図、第４図は第３図に示す
装置の動作を示すタイムチャート。 （１）はアドレスデコーダ、（２）はマイクロ命令アド
レスレジスタ、（３）はマイクロ命令メモリ、（４）は
マイクロ命令データレジスタ、（５）はマイクロ命令に
よって制御される構成要素、（６）はエラー信号、（７
）はエラー制御回路、（８）はエラー検出信号、（９）
はラッチ、（１０）はクロック停止信号、（１１）はア
ンドゲート、（１２）はマイクロ命令アドレスレジスタ
セットクロック、ＴＯ，Ｔｌ、Ｔ２、Ｔ３は４相のクロ
ック。 なお、各図中同一符号は同−又は相当部分を示すものと
する。

Claims (1)

1. 【特許請求の範囲】 マイクロプログラム制御方式で制御され、エラーが発生
   した場合当該エラーを発生させたマイクロ命令に連鎖し
   たマイクロ命令のアドレスを記憶する手段を有するデー
   タ処理装置において、位相の前後順に従ってＴ０、Ｔ１
   、Ｔ２、Ｔ３と名付けた４相のクロック信号、 クロックＴ２によりセットされるマイクロ命令アドレス
   レジスタ、 このマイクロ命令アドレスレジスタにセットされたアド
   レスによりデータが読み出されるマイクロ命令メモリ、 このマイクロ命令メモリから読み出されるデータがクロ
   ックＴ３によりセットされるマイクロ命令データレジス
   タ、 上記マイクロ命令データレジスタにセットされたデータ
   を命令として実行中にエラーが検出されたとき、このエ
   ラー検出信号がクロックＴ０によりセットされるラッチ
   、 このラッチに上記エラー検出信号がセットされた状態に
   おいてはクロックＴ２の通過を阻止するアンドゲート、 このアンドゲートを通過したクロックＴ２により上記マ
   イクロ命令アドレスレジスタの内容を更新する手段、 を備えたことを特徴とするデータ処理装置。