JPS61289749A - シリアルデ−タ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はシリアルデータ転送装置、特に、それぞれが異
なるデータ転送モードを有する複数個のマイクロコンビ
１−夕間でビットシリアルデータ転送を行うシリアルデ
ータ転送装置に関する。さらに詳しくは、この種のデー
タ転送装置におけるデータ転送モードの切替制御に関す
る。

（従来の技術） マイクロコンビ為−タ（以下マイコンと記す）は、今や
産業の１米１としての地歩をＷ１固たるものとしつ＼あ
り、さらに今後、大進展が見込才れている情報化社会に
おいて、情報処理システムや情報機器の１ネジ′″１ク
ギ”として機能するようになることが予測されている。

マイコンの、このように広汎化した使用環境に８いては
、それぞれが異なるデータ転送モード（以下モードと記
す）を有する複数個のマイコンとの間でデータ転送を行
うことが多くなる。たとえば、クロック供給線の架設を
要するがデータ転送の品質を問題視する場合にはクロッ
ク同期式、品質が問題化しない場合には調歩同期式、割
込によるデータ転送を行う場合には非同期式の各モード
がそれぞれ採用されよう。

従来、この種のデータ転送を行うシリアルデータ転送装
置は、ビットシリアルにデータを転送する転送レジスタ
と、データ転送量を計数するカウンタと、このカウンタ
のオーバーフ〇−を検出するオーバーフロー検出回路と
、プログラム等外部から供給されるモード指定信号に応
答してモードを選定し、このモードのデータ転送動作に
必要な制御を行う制御回路を備え、オーバーフローが検
出されると、たとえば、マイコンの中央処理装置への割
込が発生し、転送レジスタのデータがパスラインに読み
込まれてデータ転送動作が終了するようになっている。

（発明が解決しようとする問題点） このような従来構成においては、外部がモード指定信号
を発生すると、制御回路に無条件で入力しこのモード指
定信号に対応するモードでデータ転送動作が実行される
ようになるため、あるモードでのデータ転送動作中に他
モードが発生すると制御回路に設定されるモードが切り
替ることになり、１つのデータ転送ブロック中に複数の
モードが混在してデータ転送が混乱し、その正当性が保
証できな（なるという問題点がある。

（問題点を解決するための手段） 本発明の装置は、複数種類のモードで動作可能なシリア
ルデータ転送装置において、 ビットシリアルにデータを転送する転送レジスタと、 データ転送量を計数するカウンタと、 外部から供給される転送開始信号に応答してセットされ
またカウンタのオーバーフローを検出するリセットされ
るフラグ回路と、 外部から非同期に供給されるモード指定信号をフラグ回
路がリセット状態のときのみ受け入れて保持するモード
保持回路と、 モード保持回路の出力に応答して複数種類のモードのう
ちの１つを選定しこのモードのデータ転送動作に必要な
制御を行う制御回路 とを設けたことを特徴とする。

（実施値） 次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の第１の実施例を示すブロック図であり
、第２図は本実施例の一環境図を示すブロック図である
。第１図に示すようなデータ転送装置が、第２図に示す
マイコンＭ１およびマイコンＭ２のうちに、中央処理装
置やメモリやアナログディジタルコンバータ等と共に含
まれているが、以下、マイコンＭ１中のデータ転送装置
に注目して説明する。

データ転送装置は、中央処理装置から転送開始信号１０
Ｂおよびモード指定信号１１１を受けとると、その後は
中央処理装置の制御から解放されて独自に制作するよう
になる。本実施例においては、モード指定信号１１１に
応答してマイコンＭ２からの転送りロック１０３または
マイコンＭ１内部からの内部転送りロック１０４を選定
し、この選定されたクロック１０５に同期して、マイコ
ンＭ２からの入力データ１０１をビットシリアルに転送
する。

第１図を参照すると本実施例は転送レジスタ１０、転送
カウンタ１１、フラグ回路１２、モード制御回路１３お
よびアンドゲート１４で構成されている。転送１／ジス
タ１０には入力データ１０１がマイコンＭ２から、クロ
ック１０５がモード制御回路１３から、読出信号ｉｉｏ
が中央処理装置からそれぞれ入力し、出力データ１０２
が外部へ導かれると共に、マイコンＭ１のパスライン１
００との間にビットパラレルのデータバスが設けられて
いる。転送カウンタ１１１こはクロック１０５と、中央
処理装置からのリセット信号１０７とが入力し、オーバ
ーフロー信号１０６をフラグ回路１２に出力するパスが
あり、フラグ回路１２はリセット信号１０７、転送開始
信号１０８およびオーバ−フロー信号１０６からフラグ
信号１０９を生成しモード保持回路１４に出力する。モ
ード保持回路１４はフラグ信号１０９が論理′″１”の
ときにのみモード指定信号１１１を受け入れモード信号
１１２としてモード制御回路１３に出力する。モード制
御回路１３は、このモード信号１１２に応答して転送り
ロック１０３または内部転送りロック１０４を選定し、
また転送開始信号１０８に応答してクロック１０５とし
て転送レジスタ１０として転送レジスタ１０と転送カウ
ンタ１１に供給する。

次に本発明の動作を、第３図に示す波形図を参照しなが
ら説明する。先ず、中央処理装置からリセット信号１０
７が入力すると、転送カウンタ１１がクリアされると共
にフラグ回路１２はリセット状態となりフラグ信号１０
９が論理′″１”となる。この状態のときに中央処理装
置からモード指定信号１０６が送られて（ると、モード
保持回路１４のうちのげ一トは開かれているため、モー
ド指定信号１０６はそのま＼モード信号１１２としてモ
ード制御回路１３に入力する。

モード制御回路１３はモード信号１１２が論理″′０“
か論理“１”かに応答して、それぞれ内部転送りロック
１０４か転送りロック１０３かを選定し、転送開始信号
１０８が入力するとクロック１０５として転送レジスタ
１０と転送カウンタ１１に供給する。転送レジスタ１０
はマイコンＭ２からのビットシリアルな入力データ１０
１をこのクロック１０５に同期して進行させ、順次に出
力データ１０２としてマイコンＭ１の外部へ出力する。

転送カウンタ１１はクロックｉｏｓ、ｔ、たがって入力
データ１０１の計数を開始すると共にフラグ回路１２は
セット状態となりフラグ信号１０９は論理′″Ｏ”とな
る。上述のリセット信号１０７２よび転送開始信号１０
８が入力した後におけるこのようなデータ転送装置の動
作は、前述したように、中央処理装置の制御から解放さ
れて独自に行われるようになり、中央処理装置側に２い
てはプログラムに基づき、データ転送装置の動作とは非
同期にモード指定信号１１１を出力する。

しかしフラグ保持回路１２がセット状態のときには、内
部ゲートが閉じているためにモード指定信号１１１が入
力しようとしても受け入れられず、モード信号１１２に
変化はない。したがって、データ転送は先に設定された
モードで進行する。

転送カウンタ１１が予め定められた＠（たとえば８とか
１６）を計数し終えるだけデータ転送を実行すると、計
数カウンタ１１はオーバーフロー信号１０６を発生し初
期状態（オール″Ｏ″′）にクリアされる。オーバーフ
ロー信号１０６は中央処理装置への割込信号としても機
能し、中央処理装置はこの割込信号に応答して読出信号
を転送１／ジスタ１０に入力させ、このときの転送レジ
スタ１０中のデータをパスライン１００にビットパラレ
ルに出力させてデータ転送処理を終了する。

このとき、フラグ回路１２はオーバーフロー信号１０６
に応答してリセット状態となりフラグ信号１０９は論理
”１“となる。この結果によって、モード指定信号１１
１はモード保持回路１４に受け入れられるようになるの
でモードの変更が可能となる。

第４図は本発明の第２の実施例を示すブロック図であり
、第５図は実施例の一壊境図を示すブロック図である。

第４図を参照すると本第２の実施例にふいては、第１の
実施例に対して２つのモード指定信号１１１３よび１１
３と、２つのフリップフロップ２５および２６が設けら
れている。

２つのモード指定信号１１１ｊｉ５よび１１３の入力に
より、４種類のモード設定が可能となるが、これにより
、たとえば、マイコンＭ１の内部転送りロック１０４に
応答するクロック同期式、マイコンＭ２からの転送りロ
ック１０３に応答するクロック同期式忘よびマイコンＭ
３との調歩同期式の３種類のモードをカバーできるよう
になる。また、モード指定信号１１１と１１３に応答し
てそれぞれがセットされ、フラグ信号１０９に応答して
共通的Ｉこリセットされる２つのフリップフロップ２５
および２６を設けた結果によって、モード指定信号１１
１および１１３がモード保持回路２４に受け入れられな
いときに、とりあえずフリ、プフロップ２５および２６
に登碌して２くことにより、第１の実施例に比較してモ
ード設定時間を短縮化できるようになる。なお、転送カ
ウンタ２１がオーバーフロー１号１０６が発生しても、
転送カウンタ２１を初期状態（オール１０”）に復帰さ
せないように発生条件が定められているため、転送開始
信号１０８を供給して強制的に初期化するようにしてい
る。

本発明によれば１以上ｆ説明したように、中央処理装置
からのリセット信号、またはデータ転送量のオーバーフ
ロー信号に応答してモード指定の設定を有効化し、また
、中央処理！１［１からの転送開始信号に応答してモー
ド指定の設定を無効化するような構成を採用することに
より、データ転送中はモード指定変更が不可能化するよ
うになるため、１つのデータ転送ブロック中に複数のモ
ードが混在することがなくなり、データ転送の正当性が
保証できるようになる。

【図面の簡単な説明】

第１図と第４図は本発明のそれぞれ第１の実施例と第２
の実施例を示す、第２図と第５図はそれぞれ第１の実施
例と第２の実施例に対する一環境を示し、第３図は第１
の実施例の動作波形図を示す。 １０．２０°・°°°゛転送レジスタ、１１，２１・・
・・・・転送カウンタ、１２．２２・・・・・・フラグ
回路、１３゜２３・・・・・・モード制＊回路、１４，
２４・・・・・・モード保持回路、２５，２６・・・・
・・フリップ７０ツブ、１００・・・・・・パスライン
、Ｍｌ　、Ｍ２　、Ｍ３・・・・・・マイクロコンビ１
−タ。 ８４　因

Claims (1)

1. 【特許請求の範囲】 複数種類のモードで動作可能なシリアルデータ転送装置
   において、 ビットシリアルにデータを転送する転送レジスタと、 前記データ転送量を計数するカウンタと、 外部から供給される転送開始信号に応答してセットされ
   また前記カウンタのオーバーフローを検出するとリセッ
   トされるフラグ回路と、 外部から非同期に供給されるモード指定信号を前記フラ
   グ回路がリセット状態のときにのみ受け入れて保持する
   モード保持回路と、 該モード保持回路の出力に応答して前記複数種類のモー
   ドのうちの１つを選定し該モードのデータ転送動作に必
   要な制御を行う制御回路 とを設けたことを特徴とするシリアルデータ転送装置。