JP2544015B2 - マイクロプログラム処理装置 - Google Patents
マイクロプログラム処理装置Info
- Publication number
- JP2544015B2 JP2544015B2 JP2239729A JP23972990A JP2544015B2 JP 2544015 B2 JP2544015 B2 JP 2544015B2 JP 2239729 A JP2239729 A JP 2239729A JP 23972990 A JP23972990 A JP 23972990A JP 2544015 B2 JP2544015 B2 JP 2544015B2
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- synchronous clock
- processing
- register
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図乃至第８図） 発明が解決しようとする課題 課題を解決するための手段（第1,2図） 作用（第３図） 実施例（第2,3図） 発明の効果 〔概要〕 マイクロプログラム処理装置に係り、マイクロプログ
ラム処理装置の同期クロックに基く処理と、この同期ク
ロックとは異なる同期クロックに基く処理とを実行する
ものに関し 無駄な処理保留時間が生じることないことを目的とし 制御記憶から読み出したマイクロ命令コードを保持す
る第１のマイクロ命令レジスタと、第１のマイクロ命令
レジスタの値を読み出して、保持する第２のマイクロ命
令レジスタと、第２のマイクロ命令レジスタの値を読み
取り、処理を実行する処理装置と、当該他の同期クロッ
クが入力されると共に、第１のマイクロ命令レジスタま
たは第２のマイクロ命令レジスタの少なくとも一方のマ
イクロ命令がマイクロプログラム処理装置の同期クロッ
クとは異なる同期クロックに基き処理されるものである
場合には、その同期クロックを検出するまで上記処理装
置の処理を保留させる処理保留指令手段とを設けて構成
する。
ラム処理装置の同期クロックに基く処理と、この同期ク
ロックとは異なる同期クロックに基く処理とを実行する
ものに関し 無駄な処理保留時間が生じることないことを目的とし 制御記憶から読み出したマイクロ命令コードを保持す
る第１のマイクロ命令レジスタと、第１のマイクロ命令
レジスタの値を読み出して、保持する第２のマイクロ命
令レジスタと、第２のマイクロ命令レジスタの値を読み
取り、処理を実行する処理装置と、当該他の同期クロッ
クが入力されると共に、第１のマイクロ命令レジスタま
たは第２のマイクロ命令レジスタの少なくとも一方のマ
イクロ命令がマイクロプログラム処理装置の同期クロッ
クとは異なる同期クロックに基き処理されるものである
場合には、その同期クロックを検出するまで上記処理装
置の処理を保留させる処理保留指令手段とを設けて構成
する。
本発明は、マイクロプログラム処理装置に係り、特に
情報処理装置に内蔵され、制御記憶からマイクロ命令を
読み出して処理を実行するマイクロプログラム処理装置
であって、当該マイクロプログラム処理装置の同期クロ
ックに基く処理と、この同期クロックとは異なる同期ク
ロックに基く処理とを実行するものに関する。
情報処理装置に内蔵され、制御記憶からマイクロ命令を
読み出して処理を実行するマイクロプログラム処理装置
であって、当該マイクロプログラム処理装置の同期クロ
ックに基く処理と、この同期クロックとは異なる同期ク
ロックに基く処理とを実行するものに関する。
マイクロプログラム処理装置が内蔵された、情報処理
装置としてコンピュータ本体装置のシステムバスにI/O
バスを接続するI/Oバスアダプタがある。このI/Oバスア
ダプタ20は第４図に示すような構成を有する。同図にお
いて、21はシステムバスとインターフェースであるシス
テムバスインターフェース部、22はI/Oバスとのインタ
ーフェースであるI/Oバスインターフェース部、23は両
インターフェース部21,22の間に設けたデータがバッフ
ァ、24はこれらの各部を制御するマイルクロプログラム
によって制御するマイクロプログラム処理装置、25はコ
ンピュータ本体のサービスプロセッサとのインターフェ
ースであるサービスプロセッサインターフェース部を示
している。
装置としてコンピュータ本体装置のシステムバスにI/O
バスを接続するI/Oバスアダプタがある。このI/Oバスア
ダプタ20は第４図に示すような構成を有する。同図にお
いて、21はシステムバスとインターフェースであるシス
テムバスインターフェース部、22はI/Oバスとのインタ
ーフェースであるI/Oバスインターフェース部、23は両
インターフェース部21,22の間に設けたデータがバッフ
ァ、24はこれらの各部を制御するマイルクロプログラム
によって制御するマイクロプログラム処理装置、25はコ
ンピュータ本体のサービスプロセッサとのインターフェ
ースであるサービスプロセッサインターフェース部を示
している。
このような装置においてマイクロプログラム処理部
は、マイクロプログラムに従って、各部に設けられたレ
ジスタにアクセスし制御を行う。ところで各部は同一の
LSI上に設けられ同一の同期クロックで動作する場合も
あるが、マイクロプログラム処理部がアクセスすべきレ
ジスタが、第５図に示すように異なるLSI31,32上に設け
られ、異なった同期クロックに基いて動作している場合
がある。これは、例えば第６図（１）に示すように、マ
イクロプログラム処理装置と同一の同期クロック同期τ
で動作するレジスタ33と、第６図（２）に示すようにマ
イクロプログラム処理装置の同期クロックの周期の整数
倍ｎτ、例えばこの場合は３τで動作させるレジスタ34
とがある場合がある。このような場合マイクロプログラ
ム処理装置24は同一の同期クロック周期１τで動作する
レジスタ33にアクセスするときには特に処理を保留する
ことなく同期クロック周期１τに従って次の処理を行え
るが、異なる同期クロックで動作するレジスタにアクセ
スする場合には、マイクロプログラム処理装置は自らの
同期クロック周期τで次の処理を行わず当該レジスタの
処理が完了するまでその処理を保留していなければなら
ない。
は、マイクロプログラムに従って、各部に設けられたレ
ジスタにアクセスし制御を行う。ところで各部は同一の
LSI上に設けられ同一の同期クロックで動作する場合も
あるが、マイクロプログラム処理部がアクセスすべきレ
ジスタが、第５図に示すように異なるLSI31,32上に設け
られ、異なった同期クロックに基いて動作している場合
がある。これは、例えば第６図（１）に示すように、マ
イクロプログラム処理装置と同一の同期クロック同期τ
で動作するレジスタ33と、第６図（２）に示すようにマ
イクロプログラム処理装置の同期クロックの周期の整数
倍ｎτ、例えばこの場合は３τで動作させるレジスタ34
とがある場合がある。このような場合マイクロプログラ
ム処理装置24は同一の同期クロック周期１τで動作する
レジスタ33にアクセスするときには特に処理を保留する
ことなく同期クロック周期１τに従って次の処理を行え
るが、異なる同期クロックで動作するレジスタにアクセ
スする場合には、マイクロプログラム処理装置は自らの
同期クロック周期τで次の処理を行わず当該レジスタの
処理が完了するまでその処理を保留していなければなら
ない。
このため、マイクロプログラム処理装置に第７図に示
すように、処理保留信号を発生する処理保留指令手段を
設けるものとしている。同図に於いて、41はマイクロプ
ログラムを格納した制御記憶、42は制御記憶41が格納し
ているマイクロプログラムを所定の順にアクセスする制
御記憶アクセス部、43は読み出されたマイクロ命令が入
力されるマイクロ命令レジスタを示している。そして、
本実施例において、処理保留指示手段44はマイクロ命令
レジスタ43からマイクロ命令を読み出し、そのマイクロ
命令を解析してマイクロ命令がマイクロプログラム処理
装置の同期クロック周期と異なる周期のレジスタ（以
下、ｎτレジスタという）をアクセスする命令（以下、
ｎτ命令という）の場合にｎτアクセス指示信号を立ち
上げるデコーダ45と、ｎτ同期クロックと後述するJKフ
リップフロップ46のＱバー信号が入力される第１のアン
ドゲート47と、ｎτ同期クロックとJKフリップフロップ
46のＱ信号が入力される第２のアンドゲート48と、この
２つのアンドゲート47,48の出力信号をＪ、Ｋ入力とす
るJKフリップフロップ46と、ｎτ同期クロックとJKフリ
ップフロップ46のＱ信号とが入力されるナンドゲート49
と、このナンドゲート49の出力信号とｎτ同期クロック
とを入力信号として、マイクロプログラム処理保留信号
を出力するアンドゲート50とからなる。
すように、処理保留信号を発生する処理保留指令手段を
設けるものとしている。同図に於いて、41はマイクロプ
ログラムを格納した制御記憶、42は制御記憶41が格納し
ているマイクロプログラムを所定の順にアクセスする制
御記憶アクセス部、43は読み出されたマイクロ命令が入
力されるマイクロ命令レジスタを示している。そして、
本実施例において、処理保留指示手段44はマイクロ命令
レジスタ43からマイクロ命令を読み出し、そのマイクロ
命令を解析してマイクロ命令がマイクロプログラム処理
装置の同期クロック周期と異なる周期のレジスタ（以
下、ｎτレジスタという）をアクセスする命令（以下、
ｎτ命令という）の場合にｎτアクセス指示信号を立ち
上げるデコーダ45と、ｎτ同期クロックと後述するJKフ
リップフロップ46のＱバー信号が入力される第１のアン
ドゲート47と、ｎτ同期クロックとJKフリップフロップ
46のＱ信号が入力される第２のアンドゲート48と、この
２つのアンドゲート47,48の出力信号をＪ、Ｋ入力とす
るJKフリップフロップ46と、ｎτ同期クロックとJKフリ
ップフロップ46のＱ信号とが入力されるナンドゲート49
と、このナンドゲート49の出力信号とｎτ同期クロック
とを入力信号として、マイクロプログラム処理保留信号
を出力するアンドゲート50とからなる。
このような処理保留手段によれば、ｎτ命令を受けた
時から２回のｎτ同期クロックを受けるまでの間マイク
ロプログラム処理装置を処理保留状態とする。
時から２回のｎτ同期クロックを受けるまでの間マイク
ロプログラム処理装置を処理保留状態とする。
そして、このような処理保留指令手段を有するマイク
ロプログラム処理装置の作動は第８図に示すようなもの
となる。第８図においては、ｎを３として説明する。こ
の例においてはマイクロプログラム処理装置と同一の同
期クロック周期（１τ）で動作するレジスタをアクセス
するマイクロ命令（以下１τ命令）が３回来たのち３τ
で動作するレジスタをアクセスするマイクロ命令（ｎτ
命令）が読み出され、その後１τ命令が読み出されたも
のとしている。この場合には、ｎτ命令の読み出しのタ
イミングは３τであるｎτ同期クロックとの位相のずれ
により第８図（１）、（２）、（３）に示すように３通
りとなる。
ロプログラム処理装置の作動は第８図に示すようなもの
となる。第８図においては、ｎを３として説明する。こ
の例においてはマイクロプログラム処理装置と同一の同
期クロック周期（１τ）で動作するレジスタをアクセス
するマイクロ命令（以下１τ命令）が３回来たのち３τ
で動作するレジスタをアクセスするマイクロ命令（ｎτ
命令）が読み出され、その後１τ命令が読み出されたも
のとしている。この場合には、ｎτ命令の読み出しのタ
イミングは３τであるｎτ同期クロックとの位相のずれ
により第８図（１）、（２）、（３）に示すように３通
りとなる。
（１）ｎτ命令の読み出しがｎτ同期クロックとが同期
している場合 この場合、ｎτ命令はｎτ同期クロックと同時である
から、第１のｎτ同期信号により処理保留となり次のｎ
τ同期クロックにより処理保留は解除され、マイクロプ
ログラム処理装置の処理保留時間は３τとなる。
している場合 この場合、ｎτ命令はｎτ同期クロックと同時である
から、第１のｎτ同期信号により処理保留となり次のｎ
τ同期クロックにより処理保留は解除され、マイクロプ
ログラム処理装置の処理保留時間は３τとなる。
（２）ｎτ命令の読み出しがｎτ同期クロックに１τ先
行している場合 この場合、ｎτ命令により処理保留となり、２回目の
ｎτ同期クロックの入力は３τ後となるから、マイクロ
プログラム処理装置の処理保留時間は４τとなる。
行している場合 この場合、ｎτ命令により処理保留となり、２回目の
ｎτ同期クロックの入力は３τ後となるから、マイクロ
プログラム処理装置の処理保留時間は４τとなる。
（３）ｎτ命令の読み出しがｎτ同期クロックに２τ先
行している場合 この場合、ｎτ命令により処理保留となり、２回目の
ｎτ同期クロックの入力は４τ後となるから、マイクロ
プログラム処理装置の処理保留時間は５τとなる。
行している場合 この場合、ｎτ命令により処理保留となり、２回目の
ｎτ同期クロックの入力は４τ後となるから、マイクロ
プログラム処理装置の処理保留時間は５τとなる。
ところで、上述のようなマイクロプログラム処理装置
にあってはｎτ命令が読み出されると、ｎτレジスタは
ｎτ同期クロックとの同期をとって動作するため、ｎτ
命令の読み出しタイミングによって、マイクロプログラ
ム制御装置に無駄な処理保留時間が生じることとなる。
にあってはｎτ命令が読み出されると、ｎτレジスタは
ｎτ同期クロックとの同期をとって動作するため、ｎτ
命令の読み出しタイミングによって、マイクロプログラ
ム制御装置に無駄な処理保留時間が生じることとなる。
そこで本発明は、マイクロプログラム処理装置の同期
クロックに基く処理と、この同期クロックとは異なる同
期クロックに基く処理とを実行する場合でも無駄な処理
保留時間が生じることのないマイクロプログラム処理装
置を提供することを目的とする。
クロックに基く処理と、この同期クロックとは異なる同
期クロックに基く処理とを実行する場合でも無駄な処理
保留時間が生じることのないマイクロプログラム処理装
置を提供することを目的とする。
本発明にあって、上記の課題を解決するための手段
は、第１図に示すように、情報処理装置１に内蔵され、
制御記憶２からマイクロ命令を読み出して処理を実行す
るマイクロプログラム処理装置３であって、当該マイク
ロプログラム処理装置３の同期クロックに基く処理と、
この同期クロックとは異なる同期クロックに基く処理と
を実行するものにおいて、 制御記憶２から読み出したマイクロ命令コードを保持
する第１のマイクロ命令レジスタ４と、 第１のマイクロ命令レジスタ４の値を読み出して、保
持する第２のマイクロ命令レジスタ５と、第２のマイク
ロ命令レジスタ５の値を読み取り、処理を実行する処理
装置６と、当該他の同期クロックが入力されると共に、
第１のマイクロ命令レジスタ４または第２のマイクロ命
令レジスタ５の少なくとも一方のマイクロ命令がマイク
ロプログラム処理装置３の同期クロックとは異なる同期
クロックに基き処理されるものである場合には、その同
期クロックを検出するまで上記処理装置の処理を保留さ
せる処理保留指令手段７とを設けたことである。
は、第１図に示すように、情報処理装置１に内蔵され、
制御記憶２からマイクロ命令を読み出して処理を実行す
るマイクロプログラム処理装置３であって、当該マイク
ロプログラム処理装置３の同期クロックに基く処理と、
この同期クロックとは異なる同期クロックに基く処理と
を実行するものにおいて、 制御記憶２から読み出したマイクロ命令コードを保持
する第１のマイクロ命令レジスタ４と、 第１のマイクロ命令レジスタ４の値を読み出して、保
持する第２のマイクロ命令レジスタ５と、第２のマイク
ロ命令レジスタ５の値を読み取り、処理を実行する処理
装置６と、当該他の同期クロックが入力されると共に、
第１のマイクロ命令レジスタ４または第２のマイクロ命
令レジスタ５の少なくとも一方のマイクロ命令がマイク
ロプログラム処理装置３の同期クロックとは異なる同期
クロックに基き処理されるものである場合には、その同
期クロックを検出するまで上記処理装置の処理を保留さ
せる処理保留指令手段７とを設けたことである。
また、上記の構成において、処理保留指令手段７は第
２図に示すように第１のマイクロ命令レジスタ４のマイ
クロ命令を解析し当該マイクロ命令が他の同期クロック
に基づいて処理されるものであるとき信号を発生する第
１のデコーダ11と、第２のマイクロ命令レジスタ５のマ
イクロ命令を解析し当該マイクロ命令が他の同期クロッ
クに基いて処理されるものであるとき信号を発生する第
２のデコーダ12と、両デコーダ11,12の信号の論理和を
出力する論理和回路13と、この論理和回路13の出力信号
と、上記他の同期クロックの反転信号の論理積を処理保
留信号として出力する論理積回路14とから構成すること
ができる。
２図に示すように第１のマイクロ命令レジスタ４のマイ
クロ命令を解析し当該マイクロ命令が他の同期クロック
に基づいて処理されるものであるとき信号を発生する第
１のデコーダ11と、第２のマイクロ命令レジスタ５のマ
イクロ命令を解析し当該マイクロ命令が他の同期クロッ
クに基いて処理されるものであるとき信号を発生する第
２のデコーダ12と、両デコーダ11,12の信号の論理和を
出力する論理和回路13と、この論理和回路13の出力信号
と、上記他の同期クロックの反転信号の論理積を処理保
留信号として出力する論理積回路14とから構成すること
ができる。
本発明によれば、制御記憶から第１のマイクロ命令レ
ジスタにマイクロ命令が格納される。そして第２のマイ
クロ命令レジスタにマイクロ命令が移動する。更に第１
のマイクロ命令レジスタに次のマイクロ命令が格納され
るこのとき、処理保留指令手段は少なくとも一方のマイ
クロ命令がマイクロプログラム処理装置の同期クロック
とは異なる同期クロックに基き処理されるものである場
合には、その同期クロックを検出するまで上記処理装置
の処理を保留させる。
ジスタにマイクロ命令が格納される。そして第２のマイ
クロ命令レジスタにマイクロ命令が移動する。更に第１
のマイクロ命令レジスタに次のマイクロ命令が格納され
るこのとき、処理保留指令手段は少なくとも一方のマイ
クロ命令がマイクロプログラム処理装置の同期クロック
とは異なる同期クロックに基き処理されるものである場
合には、その同期クロックを検出するまで上記処理装置
の処理を保留させる。
よって、第３図（３）に示すように、第２のマイクロ
命令レジスタにｎτ命令（第３図（３）の場合ｎは３と
している）に格納されるタイミングがｎτ同期信号より
ｎ−１τ進んだ（前のｎτ命令より１τ遅れた）状態の
ときであっても、第１のマイクロ命令レジスタに当該ｎ
τ命令が格納されたとき、すなわち１τ前から次のｎτ
同期クロックが入力するまでのあいだ、処理保留指令手
段はマイクロプログラム処理装置の処理を保留させてい
るから直ちにｎτ命令を実行しｎτレジスタにアクセス
でき、従来、第８図（３）に示したようにｎτ（第８図
（３）の場合は３τ）待って次のｎτ同期クロックから
ｎτ命令を処理したのに比してｎτの時間マイクロプロ
グラム処理装置の処理保留時間を短縮することができ
る。このようなタイミングでｎτ命令を実行する確率は
ｎ分の１であるから、全体で平均すると、一回のｎτア
クセスにつき１τの処理時間の短縮を図ることができ
る。
命令レジスタにｎτ命令（第３図（３）の場合ｎは３と
している）に格納されるタイミングがｎτ同期信号より
ｎ−１τ進んだ（前のｎτ命令より１τ遅れた）状態の
ときであっても、第１のマイクロ命令レジスタに当該ｎ
τ命令が格納されたとき、すなわち１τ前から次のｎτ
同期クロックが入力するまでのあいだ、処理保留指令手
段はマイクロプログラム処理装置の処理を保留させてい
るから直ちにｎτ命令を実行しｎτレジスタにアクセス
でき、従来、第８図（３）に示したようにｎτ（第８図
（３）の場合は３τ）待って次のｎτ同期クロックから
ｎτ命令を処理したのに比してｎτの時間マイクロプロ
グラム処理装置の処理保留時間を短縮することができ
る。このようなタイミングでｎτ命令を実行する確率は
ｎ分の１であるから、全体で平均すると、一回のｎτア
クセスにつき１τの処理時間の短縮を図ることができ
る。
〔実施例〕 以下本発明に係るマイクロプログラム処理装置の実施
例を図面に基づいて説明する。
例を図面に基づいて説明する。
第２図及び第３図は本発明に係るマイクロプログラム
処理装置の第一の実施例を示すものである。本実施例に
おいて、マイクロプログラム処理装置は従来例と同様の
構成のI/Oバスアダプタに適用するものとする。
処理装置の第一の実施例を示すものである。本実施例に
おいて、マイクロプログラム処理装置は従来例と同様の
構成のI/Oバスアダプタに適用するものとする。
第２図は本発明に係るマイクロプログラム処理装置の
実施例を示すブロック図である。本実施例において、マ
イクロプログラム処理装置の制御記憶２に制御記憶から
のマイクロ命令を格納する第１のマイクロ命令レジスタ
４と、この第１のマイクロ命令レジスタ４に格納された
マイクロ命令を格納する第２のマイクロ命令レジスタ５
とを設け、これらの各レジスタに処理保留指令装置を設
けている。この処理保留指令装置は、第１のマイクロ命
令レジスタ４のマイクロ命令を解析し当該マイクロ命令
がｎτ同期クロックに基づいて処理されるものであると
きｎτアクセス指示信号を発生する第１のデコーダ11
と、第２のマイクロ命令レジスタ５のマイクロ命令を解
析し当該マイクロ命令がｎτ同期クロックに基いて処理
されるものであるときｎτアクセス指示信号を発生する
第２のデコーダ12と、両デコーダ11,12の信号の論理和
を出力する論理和回路13と、この論理和回路13の出力信
号と、上記他の同期クロックを反転回路15で反転した信
号の論理積を処理保留信号として出力する論理積回路14
とから構成している。そしてこの処理保留信号が処理装
置に入力されるとマイクロ命令の処理は保留される。
実施例を示すブロック図である。本実施例において、マ
イクロプログラム処理装置の制御記憶２に制御記憶から
のマイクロ命令を格納する第１のマイクロ命令レジスタ
４と、この第１のマイクロ命令レジスタ４に格納された
マイクロ命令を格納する第２のマイクロ命令レジスタ５
とを設け、これらの各レジスタに処理保留指令装置を設
けている。この処理保留指令装置は、第１のマイクロ命
令レジスタ４のマイクロ命令を解析し当該マイクロ命令
がｎτ同期クロックに基づいて処理されるものであると
きｎτアクセス指示信号を発生する第１のデコーダ11
と、第２のマイクロ命令レジスタ５のマイクロ命令を解
析し当該マイクロ命令がｎτ同期クロックに基いて処理
されるものであるときｎτアクセス指示信号を発生する
第２のデコーダ12と、両デコーダ11,12の信号の論理和
を出力する論理和回路13と、この論理和回路13の出力信
号と、上記他の同期クロックを反転回路15で反転した信
号の論理積を処理保留信号として出力する論理積回路14
とから構成している。そしてこの処理保留信号が処理装
置に入力されるとマイクロ命令の処理は保留される。
これにより、第１のマイクロ命令レジスタ４または第
２のマイクロ命令レジスタ５の少なくとも一方のマイク
ロ命令がマイクロプログラム処理装置３の同期クロック
とは異なるｎτ同期クロックに基き処理されるものであ
る場合には、その同期クロックを検出するまで処理装置
（図示していない）のマイクロ命令を処理を保留させる
こととなる。
２のマイクロ命令レジスタ５の少なくとも一方のマイク
ロ命令がマイクロプログラム処理装置３の同期クロック
とは異なるｎτ同期クロックに基き処理されるものであ
る場合には、その同期クロックを検出するまで処理装置
（図示していない）のマイクロ命令を処理を保留させる
こととなる。
尚、同図中符号16は制御記憶２のマイクロプログラム
をアクセスする制御記憶アクセス手段を示している。
をアクセスする制御記憶アクセス手段を示している。
次に本発明に係るマイクロプログラム制御装置の作動
を説明する。第３図（１）乃至（３）は本発明に係るマ
イクロプログラム制御装置の作動を示すものである。本
実施例において、ｎを３とし、マイクロプログラム処理
装置と同一の同期クロック周期（１τ）で動作するレジ
スタをアクセスするマイクロ命令（以下１τ命令）が３
回来たのち３τで動作するレジスタをアクセスするマイ
クロ命令（ｎτ命令）が読み出され、その後１τ命令が
読み出されたものとしている。この場合には、ｎτ命令
の読み出しのタイミングは３τの同期クロック（ｎτ同
期クロック）との位相のずれにより第３図（１）、
（２）、（３）としてに３通りの場合がある。この例
は、第２のマイクロ命令レジスタに着目すると第８図に
示した従来例と同一のタイミングなっている （１）ｎτ命令の読み出しがｎτ同期クロックとが同期
している場合 この場合、第１のマイクロ命令レジスタにｎτ命令が
格納された段階で処理保留となるが、すぐにｎτ同期ク
ロックが入力して処理を開始し（保留時間１τ）、次の
タイミングで第２のマイクロ命令レジスタにｎτ命令が
入力し保留状態となると共にｎτ命令により、ｎτレジ
スタへのアクセスをすぐに実行でき、次のｎτ同期クロ
ックにより保留は解除される（保留時間２τ）。
を説明する。第３図（１）乃至（３）は本発明に係るマ
イクロプログラム制御装置の作動を示すものである。本
実施例において、ｎを３とし、マイクロプログラム処理
装置と同一の同期クロック周期（１τ）で動作するレジ
スタをアクセスするマイクロ命令（以下１τ命令）が３
回来たのち３τで動作するレジスタをアクセスするマイ
クロ命令（ｎτ命令）が読み出され、その後１τ命令が
読み出されたものとしている。この場合には、ｎτ命令
の読み出しのタイミングは３τの同期クロック（ｎτ同
期クロック）との位相のずれにより第３図（１）、
（２）、（３）としてに３通りの場合がある。この例
は、第２のマイクロ命令レジスタに着目すると第８図に
示した従来例と同一のタイミングなっている （１）ｎτ命令の読み出しがｎτ同期クロックとが同期
している場合 この場合、第１のマイクロ命令レジスタにｎτ命令が
格納された段階で処理保留となるが、すぐにｎτ同期ク
ロックが入力して処理を開始し（保留時間１τ）、次の
タイミングで第２のマイクロ命令レジスタにｎτ命令が
入力し保留状態となると共にｎτ命令により、ｎτレジ
スタへのアクセスをすぐに実行でき、次のｎτ同期クロ
ックにより保留は解除される（保留時間２τ）。
よって、マイクロプログラム処理装置の処理保留時間
は３τとなり従来と変らない。
は３τとなり従来と変らない。
（２）ｎτ命令の読み出しがｎτ同期クロックに１τ先
行している場合 この場合、第１のマイクロ命令レジスタにｎτ命令が
格納された段階で処理保留となるが２τ後にｎτ同期ク
ロックが入力して処理を開始し（保留時間２τ）、次の
タイミングで第２のマイクロ命令レジスタにｎτ命令が
入力し保留状態となると共にｎτ命令により、ｎτレジ
スタへのアクセスをすぐに実行でき、次のｎτ同期クロ
ックにより保留は解除される（保留時間２τ）。
行している場合 この場合、第１のマイクロ命令レジスタにｎτ命令が
格納された段階で処理保留となるが２τ後にｎτ同期ク
ロックが入力して処理を開始し（保留時間２τ）、次の
タイミングで第２のマイクロ命令レジスタにｎτ命令が
入力し保留状態となると共にｎτ命令により、ｎτレジ
スタへのアクセスをすぐに実行でき、次のｎτ同期クロ
ックにより保留は解除される（保留時間２τ）。
よって、マイクロプログラム処理装置の処理保留時間
は４τとなり従来と変らない。
は４τとなり従来と変らない。
（３）ｎτ命令の読み出しがｎτ同期クロックに２τ先
行している場合 この場合第１のマイクロ命令レジスタに当該ｎτ命令
が格納されたとき、すなわち１τ前から次のｎτ同期ク
ロックが入力するまでのあいだ、処理保留となっている
から直ちにｎτ命令を実行しｎτレジスタにアクセスで
き、そして、次のｎτ同期クロックで保留は解除される
（保留時間２τ）。
行している場合 この場合第１のマイクロ命令レジスタに当該ｎτ命令
が格納されたとき、すなわち１τ前から次のｎτ同期ク
ロックが入力するまでのあいだ、処理保留となっている
から直ちにｎτ命令を実行しｎτレジスタにアクセスで
き、そして、次のｎτ同期クロックで保留は解除される
（保留時間２τ）。
よってマイクロプログラム処理装置の処理保留時間は
２τとなりり３τ改善される。
２τとなりり３τ改善される。
従って、本実施例によれば、第２のマイクロ命令レジ
スタにｎτ命令が格納されるタイミングがｎτ同期信号
よりｎ−１τ進んだ（前のｎτ命令より１τ遅れた）状
態のときに、第１のマイクロ命令レジスタに当該ｎτ命
令が格納されたとき、つまり、１τ前から次のｎτ同期
クロックが入力するまでの間、即ち（ｎ−１）τ間処理
保留指令手段はマイクロプログラム処理装置の処理を留
保させているだけであるから、従来（2n−１）τ処理保
留していたのに比してｎτの時間マイクロプログラム処
理装置の処理保留時間を短縮することができ、また、他
のタイミングのときには、処理保留の時間は従来と変わ
らない。従って、このようなタイミングでｎτ命令を実
行する確率はｎ分の１であるから、全体で平均すると、
一回のｎτアクセスにつき１τの処理時間の短縮を図る
ことができる。
スタにｎτ命令が格納されるタイミングがｎτ同期信号
よりｎ−１τ進んだ（前のｎτ命令より１τ遅れた）状
態のときに、第１のマイクロ命令レジスタに当該ｎτ命
令が格納されたとき、つまり、１τ前から次のｎτ同期
クロックが入力するまでの間、即ち（ｎ−１）τ間処理
保留指令手段はマイクロプログラム処理装置の処理を留
保させているだけであるから、従来（2n−１）τ処理保
留していたのに比してｎτの時間マイクロプログラム処
理装置の処理保留時間を短縮することができ、また、他
のタイミングのときには、処理保留の時間は従来と変わ
らない。従って、このようなタイミングでｎτ命令を実
行する確率はｎ分の１であるから、全体で平均すると、
一回のｎτアクセスにつき１τの処理時間の短縮を図る
ことができる。
以上説明したように、本発明によればマイクロプログ
ラム処理装置の同期クロックに基く処理と、この同期ク
ロックとは異なる同期クロックに基く処理とを実行する
マイクロプログラム処理装置において、制御記憶から読
み出したマイクロ命令コードを保持する第１のマイクロ
命令レジスタと、第１のマイクロ命令レジスタの値を読
み出して、保持する第２のマイクロ命令レジスタと、第
２のマイクロ命令レジスタの値を読み取り、処理を実行
する処理装置と、当該他の同期クロックが入力されると
共に、第１のマイクロ命令レジスタまたは第２のマイク
ロ命令レジスタの少なくとも一方のマイクロ命令がマイ
クロプログラム処理装置の同期クロックとは異なる同期
クロックに基き処理されるものである場合には、その同
期クロックを検出するまで上記処理装置の処理を保留さ
せる処理保留指令手段とを設けるものとしたから、第２
のマイクロ命令レジスタにｎτ命令が格納されるタイミ
ングがｎτ同期信号よりｎ−１τ進んだ（前のｎτ命令
より１τ遅れた）状態のときであっても、第１のマイク
ロ命令レジスタに当該ｎτ命令が格納されたとき、すな
わち１τ前から次のｎτ同期クロックが入力するまでの
あいだ、処理保留指令手段はマイクロプログラム処理装
置の処理を留保させているから、直ちにｎτ命令を実行
しｎτレジスタにアクセスでき、ｎτの時間マイクロプ
ログラム処理装置の処理保留時間を短縮することができ
るという効果を奏する。
ラム処理装置の同期クロックに基く処理と、この同期ク
ロックとは異なる同期クロックに基く処理とを実行する
マイクロプログラム処理装置において、制御記憶から読
み出したマイクロ命令コードを保持する第１のマイクロ
命令レジスタと、第１のマイクロ命令レジスタの値を読
み出して、保持する第２のマイクロ命令レジスタと、第
２のマイクロ命令レジスタの値を読み取り、処理を実行
する処理装置と、当該他の同期クロックが入力されると
共に、第１のマイクロ命令レジスタまたは第２のマイク
ロ命令レジスタの少なくとも一方のマイクロ命令がマイ
クロプログラム処理装置の同期クロックとは異なる同期
クロックに基き処理されるものである場合には、その同
期クロックを検出するまで上記処理装置の処理を保留さ
せる処理保留指令手段とを設けるものとしたから、第２
のマイクロ命令レジスタにｎτ命令が格納されるタイミ
ングがｎτ同期信号よりｎ−１τ進んだ（前のｎτ命令
より１τ遅れた）状態のときであっても、第１のマイク
ロ命令レジスタに当該ｎτ命令が格納されたとき、すな
わち１τ前から次のｎτ同期クロックが入力するまでの
あいだ、処理保留指令手段はマイクロプログラム処理装
置の処理を留保させているから、直ちにｎτ命令を実行
しｎτレジスタにアクセスでき、ｎτの時間マイクロプ
ログラム処理装置の処理保留時間を短縮することができ
るという効果を奏する。
第１図の本発明の原理図、第２図は本発明に係るマイク
ロプログラム処理装置の実施例を示すブロック図、第３
図は第２図に示すマイクロプログラム処理装置の作動を
示すタイミングチャート、第４図は本願発明が適用され
るI/Oバスアダプタを示すブロック図、第５図は本願発
明が適用されるI/Oバスアダプタの細部を示すブロック
図、第６図は第５図に示した装置の同期クロックの状態
を示す図、第７図は従来のマイクロプログラム処理装置
を示すブロック図、第８図は第７図に示したマイクロプ
ログラム処理装置の作動を示すタイミングチャートであ
る。 １……情報処理装置 ２……制御記憶 ３……マイクロプログラム処理装置 ４……第１のマイクロ命令レジスタ ５……第２のマイクロ命令レジスタ ６……処理装置 ７……処理保留指示手段
ロプログラム処理装置の実施例を示すブロック図、第３
図は第２図に示すマイクロプログラム処理装置の作動を
示すタイミングチャート、第４図は本願発明が適用され
るI/Oバスアダプタを示すブロック図、第５図は本願発
明が適用されるI/Oバスアダプタの細部を示すブロック
図、第６図は第５図に示した装置の同期クロックの状態
を示す図、第７図は従来のマイクロプログラム処理装置
を示すブロック図、第８図は第７図に示したマイクロプ
ログラム処理装置の作動を示すタイミングチャートであ
る。 １……情報処理装置 ２……制御記憶 ３……マイクロプログラム処理装置 ４……第１のマイクロ命令レジスタ ５……第２のマイクロ命令レジスタ ６……処理装置 ７……処理保留指示手段
Claims (2)
- 【請求項１】情報処理装置（１）に内蔵され、制御記憶
（２）からマイクロ命令を読み出して処理を実行するマ
イクロプログラム処理装置（３）であって、当該マイク
ロプログラム処理装置（３）の同期クロックに基く処理
と、この同期クロックとは異なる同期クロックに基く処
理とを実行するものにおいて、 制御記憶（２）から読み出したマイクロ命令コードを保
持する第１のマイクロ命令レジスタ（４）と、 第１のマイクロ命令レジスタ（４）の値の読み出して、
保持する第２のマイクロ命令レジスタ（５）と、 第２のマイクロ命令レジスタ（５）の値を読み取り、処
理を実行する処理装置（６）と、 当該他の同期クロックが入力されると共に、第１のマイ
クロ命令レジスタ（４）または第２のマイクロ命令レジ
スタ（５）の少なくとも一方のマイクロ命令がマイクロ
プログラム処理装置（３）の同期クロックとは異なる同
期クロックに基き処理されるものである場合には、その
同期クロックを検出するまで上記処理装置の処理を保留
させる処理保留指令手段（７）とを設けたことを特徴と
するマイクロプログラム処理装置。 - 【請求項２】上記処理保留指令手段（７）は第１のマイ
クロ命令レジスタ（４）のマイクロ命令を解析し当該マ
イクロ命令が他の同期クロックに基づいて処理されるも
のであるとき信号を発生する第１のデコーダ（11）と、 第２のマイクロ命令レジスタ（５）のマイクロ命令を解
析し当該マイクロ命令が他の同期クロックに基いて処理
されるものであるとき信号を発生する第２のデコーダ
（12）と、 両デコーダ（11,12）の信号の論理和を出力する論理和
回路（13）と この論理和回路（13）の出力信号と、上記他の同期クロ
ックの反転信号の論理積を処理保留信号として出力する
論理積回路とからなることを特徴とする請求項１記載の
マイクロプログラム処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239729A JP2544015B2 (ja) | 1990-09-10 | 1990-09-10 | マイクロプログラム処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239729A JP2544015B2 (ja) | 1990-09-10 | 1990-09-10 | マイクロプログラム処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04119428A JPH04119428A (ja) | 1992-04-20 |
| JP2544015B2 true JP2544015B2 (ja) | 1996-10-16 |
Family
ID=17049062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2239729A Expired - Lifetime JP2544015B2 (ja) | 1990-09-10 | 1990-09-10 | マイクロプログラム処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544015B2 (ja) |
-
1990
- 1990-09-10 JP JP2239729A patent/JP2544015B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04119428A (ja) | 1992-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4310880A (en) | High-speed synchronous computer using pipelined registers and a two-level fixed priority circuit | |
| US4443848A (en) | Two-level priority circuit | |
| US5537582A (en) | Bus interface circuitry for synchronizing central processors running at multiple clock frequencies to other computer system circuitry | |
| JPS6134182B2 (ja) | ||
| EP0435249B1 (en) | Pipelined computer with half machine cycle alternating write control for avoiding usage conflicts in general registers | |
| JP2544015B2 (ja) | マイクロプログラム処理装置 | |
| JPS5824954A (ja) | アドレス制御方式 | |
| JPS6290742A (ja) | 中央処理装置の性能を向上させる方法および装置 | |
| JPS6049337B2 (ja) | パイプライン制御方式 | |
| JPH01500065A (ja) | 複数制御ストアを有するミクロプログラム情報処理システムの装置と方法 | |
| JPS6315628B2 (ja) | ||
| JPS6326907B2 (ja) | ||
| JPS62174832A (ja) | 情報処理装置 | |
| JPS6259829B2 (ja) | ||
| JPS62221061A (ja) | マイクロコンピユ−タ | |
| JPH0561660B2 (ja) | ||
| JP2504263B2 (ja) | デ―タ処理装置 | |
| JP2652640B2 (ja) | 非同期マイクロマシン／インターフエイス | |
| JPH0158528B2 (ja) | ||
| JPS6368924A (ja) | マイクロプロセッサ | |
| JPH0317135B2 (ja) | ||
| JPH10333975A (ja) | マイクロプロセッサシステム | |
| JPS60196847A (ja) | マイクロプログラム制御方式 | |
| JPH0154733B2 (ja) | ||
| JPH01255037A (ja) | 電子計算機 |