JPH04119428A - マイクロプログラム処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図乃至第８図） 発明が解決しようとする課題 課題を解決するための手段（第１ 作用（第３図） 実施例（第２，３図） 発明の効果 ２図） 〔概要〕 マイクロプログラム処理装置に係り、マイクロプログラ
ム処理装置の同期クロックに基く処理と、この同期クロ
ックとは異なる同期クロックに基く処理とを実行するも
のに関し、 無駄な処理保留時間が生じることのないことを目的とし
、 制御記憶から読み出したマイクロ命令コートを保持する
第１のマイクロ命令レジスタと、第１のマイクロ命令レ
ジスタの値を読み出して、保持する第２のマイクロ命令
レジスタと、第２のマイクロ命令レジスタの値を読み取
り、処理を実行する処理装置と、当該化の同期クロック
が入力されると共に、第１のマイクロ命令レジスタまた
は第２のマイクロ命令レジスタの少なくとも一方のマイ
クロ命令がマイクロプログラム処理装置の同期クロック
とは異なる同期クロックに基き処理されるものである場
合には、その同期クロックを検出するまで上記処理装置
の処理を保留させる処理保留指令手段とを設けて構成す
る。

〔産業上の利用分野〕

本発明は、マイクロプログラム処理装置に係り、特に情
報処理装置に内蔵され、制御記憶からマイクロ命令を読
み出して処理を実行するマイクロプログラム処理装置で
あって、当該マイクロプログラム処理装置の同期クロッ
クに基く処理と、この同期クロックとは異なる同期クロ
ックに基く処理とを実行するものに関する。

〔従来の技術〕

マイクロプログラム処理装置が内蔵された、情報処理装
置としてコンピュータ本体装置のシステムバスにＩ１０
バスを接糸光するＩ１０バスアタ゛フ。

りがある。このＩ１０バスアダプタ２０は第４図に示す
ような構成を有する。同図において、２１はシステムバ
スとのインターフェースであるシステムバスインターフ
ェース部、２２は■１０バスとのインターフェースであ
るＩ１０バスインタフェース部、２３は両インターフェ
ース部２１．２２の間に設けたデータバッファ、２４は
これらの各部を制御するマイルクロプログラムによって
制御するマイクロプログラム処理装置、２５はコンピュ
ータ本体のサービスプロセッサとのインターフェースで
あるサービスプロセッサインタフェース部を示している
。

このような装置においてマイクロプログラム処理部は、
マイクロプログラムに従って、各部に設けられたレジス
タにアクセスし制御を行う。ところで各部は同一のＬＳ
Ｉ上に設けられ同一の同期クロックで動作する場合もあ
るが、マイクロプログラム処理部がアクセスすべきレジ
スタが、第５図に示すように異なるＬＳＩ３１．３２上
に設けられ、異なった同期クロックに基いて動作してい
る場合がある。これは、例えば第６図（１）に示すよう
に、マイクロプログラム処理装置と同一の同期クロック
周期でで動作するレジスタ３３と、第６図（２）に示す
ようにマイクロプログラム処理装置の同期クロックの周
期の整数倍ｎτ、例えばこの場合は３τで動作させるレ
ジスタ３４とがある場合がある。このような場合マイク
ロプログラム処理装置２４は同一の同期クロック周期１
τで動作するレジスタ３３にアクセスするときには特に
処理を保留することなく同期りロック周期１τに従って
次の処理を行えるが、異なる同期クロックで動作するレ
ジスタにアクセスする場合には、マイクロプログラム処
理装置は自らの同期クロック周期でで次の処理を行わず
当該レジスタの処理が完了するまでその処理を保留して
いなければならない。

このため、マイクロプログラム処理装置に第７図に示す
ように、処理保留信号を発生する処理保留指令手段を設
けるものとしている。同図に於いて、４１はマイクロプ
ログラムを格納した制御記憶、４２は制御記憶４１が格
納しているマイクロプログラムを所定の順にアクセスす
る制御記憶アクセス部、４３は読み出されたマイクロ命
令が入力されるマイクロ命令レジスタを示している。

そして、本実施例において、処理保留指示手段４４はマ
イクロ命令レジスタ４３からマイクロ命令を読み出し、
そのマイクロ命令を解析してマイクロ命令がマイクロプ
ログラム処理装置の同期クロック周期と異なる周期のレ
ジスタ（以下、ｎτレジスタという）をアクセスする命
令（以下、ｎτ命令という）の場合にｎτアクセス指示
信号を立ち上げるデコーダ４５と、ｎττ期クロックと
後述するＪＫフリップフロップ４６のＱバー信号が入力
される第１のアンドゲート４７と、ｎττ期クロックと
ＪＫフリップフロップ４６のＱ信号が入力される第２の
アンドゲート４８と、この２つのアンドゲート４７，４
８の出力信号なＪ、Ｋ入力とするＪＫフリップフロップ
４６と、ｎττ期クロックとＪＫフリップフロップ４６
のＱ信号とが入力されるナントゲート４９と、このナン
トゲート４９の出力信号とｎτ四刑期クロックを入力信
号として、マイクロプログラム処理保留信号を出力する
アンドケート５０とからなる。

このような処理保留手段によれば、ｎτ命令を受けた時
から２回のｎττ期クロックを受けるまでの間マイクロ
プログラム処理装置を処理保留状態とする。

そして、このような処理保留指令手段を有するマイクロ
プログラム処理装置の作動は第８図に示すようなものと
なる。第８図においては、ｎを３として説明する。この
例においてはマイクロプログラム処理装置と同一の同期
クロック周期（１τ）で動作するレジスタをアクセスす
るマイクロ命令（以下１τ命令）が３回来たのち３τで
動作するレジスタをアクセスするマイクロ命令（ｎτ命
令）が読み出され、その後１τ命令が読み出されたもの
としている。この場合には、ｎτ命令の読み出しのタイ
ミングは３τであるｎττ期クロックとの位相のずれに
より第８図（１）、（２）、（３）に示すように３通り
となる。

（１）ｎτ命令の読み出しがｎττ期クロックとが同期
している場合 この場合、ｎτ命令はｎττ期クロックと同時であるか
ら、第１のｎττ期信号により処理保留となり次のｎで
同期クロックにより処理保留は解除され、マイクロプロ
グラム処理装置の処理保留時間は３τとなる。

（２）ｎτ命令の読み出しがｎττ期クロックに１で先
行している場合 この場合、ｎτ命令により処理保留となり、２回目のｎ
ττ期クロックの入力は３τ後どなるから、マイクロプ
ログラム処理装置の処理保留時間は４τとなる。

（３）ｎτ命令の読み出しがｎττ期クロックに２で先
行している場合 この場合、ｎτ命令により処理保留となり、２回目のｎ
で同期クロックの入力は４τ後となるから、マイクロプ
ログラム処理装置の処理保留時間は５τとなる。

〔発明が解決しようとする課題〕

ところで、上述のようなマイクロプログラム処理装置に
あってはｎτ命令が読み出されると、ｎτレジスタはｎ
ττ期クロックとの同期をとって動作するため、ｎτ命
令の読み出しタイミングによって、マイクロプログラム
制御装置に無駄な処理保留時間が生じることとなる。

そこで本発明は、マイクロプログラム処理装置の同期ク
ロックに基く処理と、この同期クロックとは異なる同期
クロックに基く処理とを実行する場合でも無駄な処理保
留時間が生じることのないマイクロプログラム処理装置
を提供することを目的とする。

〔課題を解決するだめの手段〕

本発明にあって、上記の課題を解決するための手段は、
第１図に示すように、情報処理装置１に内蔵され、制御
記憶２からマイクロ命令を読み出して処理を実行するマ
イクロプログラム処理装置３てあって、当該マイクロプ
ログラム処理装置３の同期クロックに基く処理と、この
同期クロックとは異なる同期クロックに基く処理とを実
行するものにおいて、 制御記憶２から読み出したマイクロ命令コートを保持す
る第１のマイクロ命令レジスタ４と、第１のマイクロ命
令レジスタ４の値を読み出して、保持する第２のマイク
ロ命令レジスタ５と、第２のマイクロ命令レジスタ５の
値を読み取り、処理を実行する処理装置６と、当該化の
同期クロックが入力されると共に、第１のマイクロ命令
レジスタ４または第２のマイクロ命令レジスタ５の少な
くとも一方のマイクロ命令がマイクロプログラム処理装
置３の同期クロックとは異なる同期クロックに基き処理
されるものである場合には、その同期クロックを検出す
るまで上記処理装置の処理を保留させる処理保留指令手
段７とを設けたことである。

また、上記の構成において、処理保留指令手段７は第２
図に示すように第１のマイクロ命令レジスタ４のマイク
ロ命令を解析し当該マイクロ命令が他の同期クロックに
基づいて処理されるものであるとき信号を発生ずる第１
のデコーダ１１と、第２のマイクロ命令レジスタ５のマ
イクロ命令を解析し当該マイクロ命令が他の同期クロッ
クに基いて処理されるものであるとき信号を発生する第
２のデコーダ１２と、両デコーダ１１．１２の信号の論
理和を出力する論理和回路１３と、この論理和回路１３
の出力信号と、上記他の同期クロックの反転信号の論理
積を処理保留信号として出力する論理積回路１４とから
構成することができ１す る。

〔作用〕

本発明によれば、制御記憶から第１のマイクロ命令レジ
スタにマイクロ命令が格納される。そして第２のマイク
ロ命令レジスタにマイクロ命令が移動する。更に第１の
マイクロ命令レジスタに次のマイクロ命令が格納される
このとき、処理保留指令手段は少なくとも一方のマイク
ロ命令がマイクロプロクラム処理装置の同期クロックと
は異なる同期クロックに基き処理されるものである場合
には、その同期クロックを検出するまで上記処理装置の
処理を保留させる。

よって、第３図（３）に示すように、第２のマイクロ命
令レジスタにｎτ命令（第３図（３）の場合ｎは３とし
ている）に格納されるタイミングがｎτ同期信号よりｎ
−１で進んだ（前のｎτ命令より１で遅れた）状態のと
きであっても、第１のマイクロ命令レジスタに当該ｎτ
命令が格納されたとき、すなわち１τ前から次のｎτ同
期り０ツクが入力するまでのあいた、処理保留指令手段
はマイクロプログラム処理装置の処理を留保させている
から直ちにｎτ命令を実行しｎτレジスタにアクセスで
き、従来、第８図（３）に示したようにｎτ（第８図（
３）の場合は３τ）待って次のｎで同期クロックからｎ
τ命令を処理したのに比してｎτの時間マイクロプログ
ラム処理装置の処理保留時間を短縮することができる。

このようなタイミングでｎτ命令を実行する確率はｎ分
の１であるから、全体で平均すると、−回のｎτアクセ
スにつき１τの処理時間の短縮を図ることができる。

（実施例） 以下本発明に係るマイクロプログラム処理装置の実施例
を図面に基づいて説明する。

第２図及び第３図は本発明に係るマイクロプログラム処
理装置の第一の実施例を示すものである。本実施例にお
いて、マイクロプログラム処理装置は従来例と同様の構
成のＩ１０バスアダプタに適用するものとする。

第２図は本発明に係るマイクロプログラム処理装置の実
施例を示すブロック図である。本実施例において、マイ
クロプログラム処理装置の制御記憶２に制御記憶からの
マイクロ命令を格納する第１のマイクロ命令レジスタ４
と、この第１のマイクロ命令レジスタ４に格納されたマ
イクロ命令を格納する第２のマイクロ命令レジスタ５と
を設け、これらの各レジスタに処理保留指令装置を設け
ている。この処理保留指令装置は、第１のマイクロ命令
レジスタ４のマイクロ命令を解析し当該マイクロ命令が
ｎτ同期クロックに基づいて処理されるものであるとき
ｎτアクセス指示信号を発生する第１のデコーダ１１と
、第２のマイクロ命令レジスタ５のマイクロ命令を解析
し当該マイクロ命令がｎτ同期クロックに基いて処理さ
れるものであるときｎτアクセス指示信号を発生する第
２のデコーダ１２と、両デコーダ１１．１２の信号の論
理和を出力する論理和回路１３と、この論理和回路１３
の出力信号と、上記他の同期クロックを反転回路１５で
反転した信号の論理積を処理保留信号として出力する論
理積回路１４とから構成している。そしてこの処理保留
信号が処理装置に入力されるとマイクロ命令の処理は保
留される。

これにより、第１のマイクロ命令レジスタ４または第２
のマイクロ命令レジスタ５の少なくとも一方のマイクロ
命令がマイクロプロクラム処理装置３の同期クロックと
は異なるｎτ同期クロックに基き処理されるものである
場合には、その同期クロックを検出するまで処理装置（
図示していない）のマイクロ命令の処理を保留させるこ
ととなる。

尚、同図中符号１６は制御記憶２のマイクロプログラム
をアクセスする制御記憶アクセス手段を示している。

次に本発明に係るマイクロプログラム制御装置の作動を
説明する。第３図（１）乃至（３）は本発明に係るマイ
クロプログラム制御装置の作動を示すものである。本実
施例において、ｎを３とし、マイクロプログラム処理装
置と同一の同期クロック周期（１τ）で動作するレジス
タをアクセスするマイクロ命令（以下１τ命令）が３回
来たのち３τて動作するレジスタをアクセスするマイク
ロ命令（ｎτ全命令が読み出され、その後１τ命令が読
み出されたものとしている。この場合には、ｎτ全命令
読み出しのタイミングは３τの同期クロック（ｎτ同期
クロック）との位相のずれにより第３図（１）、（２）
、（３）としてに３通りの場合がある。この例は、第２
のマイクロ命令レジスタに着目すると第８図に示した従
来例と同一のタイミングとなっている （１）ｎτ全命令読み出しがｎτ同期クロックとが同期
している場合 この場合、第１のマイクロ命令レジスタにｎτ全命令格
納された段階で処理保留となるが、すぐにｎτ同期クロ
ックが入力して処理を開始しく保留時間１τ）、次のタ
イミングで第２のマイクロ命令レジスタにｎτ全命令入
力し保留状態となると共にｎτ全命令より、ｎτレジス
タへのアクセスをすぐに実行でき、次のｎτ同期クロッ
クにより保留は解除される（保留時間２τ）。

よって、マイクロプログラム処理装置の処理保留時間は
３τとなり従来と変らない。

（２）ｎτ全命令読み出しがｎτ同期クロックに１で先
行している場合 この場合、第１のマイクロ命令レジスタにｎτ全命令格
納された段階で処理保留となるが２τ後にｎτ同期クロ
ックが入力して処理を開始しく保留時間２τ）、次のタ
イミングで第２のマイクロ命令レジスタにｎτ全命令入
力し保留状態となると共にｎτ全命令より、ｎτレジス
タへのアクセスをすぐに実行でき、次のｎτ同期クロッ
クにより保留は解除される（保留時間２τ）。

よって、マイクロプログラム処理装置の処理保留時間は
４τとなり従来と変らない。

（３）ｎτ全命令読み出しがｎτ同期クロックに２τ先
行している場合 この場合第１のマイクロ命令レジスタに当該ｎτ命令が
格納されたとき、すなわち１τ前から次のｎτ同期クロ
ックが入力するまでのあいだ、処理保留となっているか
ら直ちにｎτ命令を実行しｎτレジスタにアクセスでき
、そして、次のｎτ同期クロックで保留は解除される（
保留時間２τ）。

よってマイクロプログラム処理装置の処理保留時間は２
τとなりり３τ改善される。

従って、本実施例によれば、第２のマイクロ命令レジス
タにｎτ命令が格納されるタイミングがｎτ同期信号よ
りｎ−１で進んだ（前のｎτ命令より１で遅れた）状態
のときに、第１のマイクロ命令レジスタに当該ｎτ命令
が格納されたとき、つまり、１τ前から次のｎτ同期ク
ロックが入力するまでの間、即ち（ｎ−１）τ間処理保
留指令手段はマイクロプログラム処理装置の処理を留保
させているだけであるから、従来（２ｎ−１）で処理保
留していたのに比してｎτの時間マイクロプログラム処
理装置の処理保留時間を短縮することができ、また、他
のタイミングのときには、処理保留の時間は従来と変ら
ない。従って、このようなタイミングてｎτ命令を実行
する確率はｎ分の１であるから、全体で平均すると、−
回のｎτアクセスにつき１τの処理時間の短縮を図るこ
とができる。

〔発明の効果〕

以上説明したように、本発明によればマイクロプログラ
ム処理装置の同期クロックに基く処理と、この同期クロ
ックとは異なる同期クロックに基く処理とを実行するマ
イクロプログラム処理装置において、制御記憶から読み
出したマイクロ命令コートを保持する第１のマイクロ命
令レジスタと、第１のマイクロ命令レジスタの値を読み
出して、保持する第２のマイクロ命令レジスタと、第２
のマイクロ命令レジスタの値を読み取り、処理を実行す
る処理装置と、当該他の同期クロックが入力されると共
に、＄１のマイクロ命令レジスタまたは第２のマイクロ
命令レジスタの少なくとも一方のマイクロ命令がマイク
ロプログラム処理装置の同期クロックとは異なる同期ク
ロックに基き処理されるものである場合には、その同期
クロックを検出するまで上記処理装置の処理を保留させ
る処理保留指令手段とを設けるものとしたから、第２の
マイクロ命令レジスタにｎτ命令が格納されるタイミン
グがｎτ同期信号よりｎ−１で進んだ（前のｎτ命令よ
り１で遅れた）状態のときであっても、第１のマイクロ
命令レジスタに当該ｎτ命令が格納されたとき、すなわ
ち１τ前から次のｎτ同期クロックが入力するまでのあ
いだ、処理保留指令手段はマイクロプログラム処理装置
の処理を留保させているから、直ちにｎτ命令を実行し
ｎτレジスタにアクセスでき、ｎτの時間マイクロプロ
グラム処理装置の処理保留時間を短縮することができる
という効果を奏する。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明に係るマイク
ロプログラム処理装置の実施例を示すブロック図、第３
図は第２図に示すマイクロプログラム処理装置の作動を
示すタイミングチャート、第４図は本願発明が適用され
るＩ１０バスアダプタを示すブロック図、第５図は本願
発明が適用されるＩ１０バスアダプタの細部を示すブロ
ック図、第６図は第５図に示した装置の同期クロックの
状態を示す図、第７図は従来のマイクロプログラム処理
装置を示すブロック図、第８図は第７図に示したマイク
ロプログラム処理装置の作動を示すタイミングチャート
である。 １・・・情報処理装置 ２・・・制御記憶 ３・・・マイクロプログラム処理装置 ４・・・第１のマイクロ命令レジスタ ５・・・第２のマイクロ命令レジスタ ６・・・処理装置 ７・・・処理保留指示手段

Claims (1)

1. 【特許請求の範囲】 １）情報処理装置（１）に内蔵され、制御記憶（２）か
   らマイクロ命令を読み出して処理を実行するマイクロプ
   ログラム処理装置（３）であって、当該マイクロプログ
   ラム処理装置（３）の同期クロックに基く処理と、この
   同期クロックとは異なる同期クロックに基く処理とを実
   行するものにおいて、 制御記憶（２）から読み出したマイクロ命令コードを保
   持する第１のマイクロ命令レジスタ（４）と、 第１のマイクロ命令レジスタ（４）の値の読み出して、
   保持する第２のマイクロ命令レジスタ（５）と、 第２のマイクロ命令レジスタ（５）の値を読み取り、処
   理を実行する処理装置（６）と、 当該他の同期クロックが入力されると共に、第１のマイ
   クロ命令レジスタ（４）または第２のマイクロ命令レジ
   スタ（５）の少なくとも一方のマイクロ命令がマイクロ
   プログラム処理装置（３）の同期クロックとは異なる同
   期クロックに基き処理されるものである場合には、その
   同期クロックを検出するまで上記処理装置の処理を保留
   させる処理保留指令手段（７）とを設けたことを特徴と
   するマイクロプログラム処理装置。 ２）上記処理保留指令手段（７）は第１のマイクロ命令
   レジスタ（４）のマイクロ命令を解析し当該マイクロ命
   令が他の同期クロックに基づいて処理されるものである
   とき信号を発生する第１のデコーダ（１１）と、 第２のマイクロ命令レジスタ（５）のマイクロ命令を解
   析し当該マイクロ命令が他の同期クロックに基いて処理
   されるものであるとき信号を発生する第２のデコーダ（
   １２）と、 両デコーダ（１１、１２）の信号の論理和を出力する論
   理和回路（１３）と この論理和回路（１３）の出力信号と、上記他の同期ク
   ロックの反転信号の論理積を処理保留信号として出力す
   る論理積回路とからなることを特徴とする請求項１記載
   のマイクロプログラム処理装置。