JPH04119428A - マイクロプログラム処理装置 - Google Patents
マイクロプログラム処理装置Info
- Publication number
- JPH04119428A JPH04119428A JP23972990A JP23972990A JPH04119428A JP H04119428 A JPH04119428 A JP H04119428A JP 23972990 A JP23972990 A JP 23972990A JP 23972990 A JP23972990 A JP 23972990A JP H04119428 A JPH04119428 A JP H04119428A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- microinstruction
- synchronous clock
- processing device
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 72
- 239000000725 suspension Substances 0.000 claims description 25
- 230000010365 information processing Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術(第4図乃至第8図)
発明が解決しようとする課題
課題を解決するための手段(第1
作用(第3図)
実施例(第2,3図)
発明の効果
2図)
〔概要〕
マイクロプログラム処理装置に係り、マイクロプログラ
ム処理装置の同期クロックに基く処理と、この同期クロ
ックとは異なる同期クロックに基く処理とを実行するも
のに関し、 無駄な処理保留時間が生じることのないことを目的とし
、 制御記憶から読み出したマイクロ命令コートを保持する
第1のマイクロ命令レジスタと、第1のマイクロ命令レ
ジスタの値を読み出して、保持する第2のマイクロ命令
レジスタと、第2のマイクロ命令レジスタの値を読み取
り、処理を実行する処理装置と、当該化の同期クロック
が入力されると共に、第1のマイクロ命令レジスタまた
は第2のマイクロ命令レジスタの少なくとも一方のマイ
クロ命令がマイクロプログラム処理装置の同期クロック
とは異なる同期クロックに基き処理されるものである場
合には、その同期クロックを検出するまで上記処理装置
の処理を保留させる処理保留指令手段とを設けて構成す
る。
ム処理装置の同期クロックに基く処理と、この同期クロ
ックとは異なる同期クロックに基く処理とを実行するも
のに関し、 無駄な処理保留時間が生じることのないことを目的とし
、 制御記憶から読み出したマイクロ命令コートを保持する
第1のマイクロ命令レジスタと、第1のマイクロ命令レ
ジスタの値を読み出して、保持する第2のマイクロ命令
レジスタと、第2のマイクロ命令レジスタの値を読み取
り、処理を実行する処理装置と、当該化の同期クロック
が入力されると共に、第1のマイクロ命令レジスタまた
は第2のマイクロ命令レジスタの少なくとも一方のマイ
クロ命令がマイクロプログラム処理装置の同期クロック
とは異なる同期クロックに基き処理されるものである場
合には、その同期クロックを検出するまで上記処理装置
の処理を保留させる処理保留指令手段とを設けて構成す
る。
本発明は、マイクロプログラム処理装置に係り、特に情
報処理装置に内蔵され、制御記憶からマイクロ命令を読
み出して処理を実行するマイクロプログラム処理装置で
あって、当該マイクロプログラム処理装置の同期クロッ
クに基く処理と、この同期クロックとは異なる同期クロ
ックに基く処理とを実行するものに関する。
報処理装置に内蔵され、制御記憶からマイクロ命令を読
み出して処理を実行するマイクロプログラム処理装置で
あって、当該マイクロプログラム処理装置の同期クロッ
クに基く処理と、この同期クロックとは異なる同期クロ
ックに基く処理とを実行するものに関する。
マイクロプログラム処理装置が内蔵された、情報処理装
置としてコンピュータ本体装置のシステムバスにI10
バスを接糸光するI10バスアタ゛フ。
置としてコンピュータ本体装置のシステムバスにI10
バスを接糸光するI10バスアタ゛フ。
りがある。このI10バスアダプタ20は第4図に示す
ような構成を有する。同図において、21はシステムバ
スとのインターフェースであるシステムバスインターフ
ェース部、22は■10バスとのインターフェースであ
るI10バスインタフェース部、23は両インターフェ
ース部21.22の間に設けたデータバッファ、24は
これらの各部を制御するマイルクロプログラムによって
制御するマイクロプログラム処理装置、25はコンピュ
ータ本体のサービスプロセッサとのインターフェースで
あるサービスプロセッサインタフェース部を示している
。
ような構成を有する。同図において、21はシステムバ
スとのインターフェースであるシステムバスインターフ
ェース部、22は■10バスとのインターフェースであ
るI10バスインタフェース部、23は両インターフェ
ース部21.22の間に設けたデータバッファ、24は
これらの各部を制御するマイルクロプログラムによって
制御するマイクロプログラム処理装置、25はコンピュ
ータ本体のサービスプロセッサとのインターフェースで
あるサービスプロセッサインタフェース部を示している
。
このような装置においてマイクロプログラム処理部は、
マイクロプログラムに従って、各部に設けられたレジス
タにアクセスし制御を行う。ところで各部は同一のLS
I上に設けられ同一の同期クロックで動作する場合もあ
るが、マイクロプログラム処理部がアクセスすべきレジ
スタが、第5図に示すように異なるLSI31.32上
に設けられ、異なった同期クロックに基いて動作してい
る場合がある。これは、例えば第6図(1)に示すよう
に、マイクロプログラム処理装置と同一の同期クロック
周期でで動作するレジスタ33と、第6図(2)に示す
ようにマイクロプログラム処理装置の同期クロックの周
期の整数倍nτ、例えばこの場合は3τで動作させるレ
ジスタ34とがある場合がある。このような場合マイク
ロプログラム処理装置24は同一の同期クロック周期1
τで動作するレジスタ33にアクセスするときには特に
処理を保留することなく同期りロック周期1τに従って
次の処理を行えるが、異なる同期クロックで動作するレ
ジスタにアクセスする場合には、マイクロプログラム処
理装置は自らの同期クロック周期でで次の処理を行わず
当該レジスタの処理が完了するまでその処理を保留して
いなければならない。
マイクロプログラムに従って、各部に設けられたレジス
タにアクセスし制御を行う。ところで各部は同一のLS
I上に設けられ同一の同期クロックで動作する場合もあ
るが、マイクロプログラム処理部がアクセスすべきレジ
スタが、第5図に示すように異なるLSI31.32上
に設けられ、異なった同期クロックに基いて動作してい
る場合がある。これは、例えば第6図(1)に示すよう
に、マイクロプログラム処理装置と同一の同期クロック
周期でで動作するレジスタ33と、第6図(2)に示す
ようにマイクロプログラム処理装置の同期クロックの周
期の整数倍nτ、例えばこの場合は3τで動作させるレ
ジスタ34とがある場合がある。このような場合マイク
ロプログラム処理装置24は同一の同期クロック周期1
τで動作するレジスタ33にアクセスするときには特に
処理を保留することなく同期りロック周期1τに従って
次の処理を行えるが、異なる同期クロックで動作するレ
ジスタにアクセスする場合には、マイクロプログラム処
理装置は自らの同期クロック周期でで次の処理を行わず
当該レジスタの処理が完了するまでその処理を保留して
いなければならない。
このため、マイクロプログラム処理装置に第7図に示す
ように、処理保留信号を発生する処理保留指令手段を設
けるものとしている。同図に於いて、41はマイクロプ
ログラムを格納した制御記憶、42は制御記憶41が格
納しているマイクロプログラムを所定の順にアクセスす
る制御記憶アクセス部、43は読み出されたマイクロ命
令が入力されるマイクロ命令レジスタを示している。
ように、処理保留信号を発生する処理保留指令手段を設
けるものとしている。同図に於いて、41はマイクロプ
ログラムを格納した制御記憶、42は制御記憶41が格
納しているマイクロプログラムを所定の順にアクセスす
る制御記憶アクセス部、43は読み出されたマイクロ命
令が入力されるマイクロ命令レジスタを示している。
そして、本実施例において、処理保留指示手段44はマ
イクロ命令レジスタ43からマイクロ命令を読み出し、
そのマイクロ命令を解析してマイクロ命令がマイクロプ
ログラム処理装置の同期クロック周期と異なる周期のレ
ジスタ(以下、nτレジスタという)をアクセスする命
令(以下、nτ命令という)の場合にnτアクセス指示
信号を立ち上げるデコーダ45と、nττ期クロックと
後述するJKフリップフロップ46のQバー信号が入力
される第1のアンドゲート47と、nττ期クロックと
JKフリップフロップ46のQ信号が入力される第2の
アンドゲート48と、この2つのアンドゲート47,4
8の出力信号なJ、K入力とするJKフリップフロップ
46と、nττ期クロックとJKフリップフロップ46
のQ信号とが入力されるナントゲート49と、このナン
トゲート49の出力信号とnτ四刑期クロックを入力信
号として、マイクロプログラム処理保留信号を出力する
アンドケート50とからなる。
イクロ命令レジスタ43からマイクロ命令を読み出し、
そのマイクロ命令を解析してマイクロ命令がマイクロプ
ログラム処理装置の同期クロック周期と異なる周期のレ
ジスタ(以下、nτレジスタという)をアクセスする命
令(以下、nτ命令という)の場合にnτアクセス指示
信号を立ち上げるデコーダ45と、nττ期クロックと
後述するJKフリップフロップ46のQバー信号が入力
される第1のアンドゲート47と、nττ期クロックと
JKフリップフロップ46のQ信号が入力される第2の
アンドゲート48と、この2つのアンドゲート47,4
8の出力信号なJ、K入力とするJKフリップフロップ
46と、nττ期クロックとJKフリップフロップ46
のQ信号とが入力されるナントゲート49と、このナン
トゲート49の出力信号とnτ四刑期クロックを入力信
号として、マイクロプログラム処理保留信号を出力する
アンドケート50とからなる。
このような処理保留手段によれば、nτ命令を受けた時
から2回のnττ期クロックを受けるまでの間マイクロ
プログラム処理装置を処理保留状態とする。
から2回のnττ期クロックを受けるまでの間マイクロ
プログラム処理装置を処理保留状態とする。
そして、このような処理保留指令手段を有するマイクロ
プログラム処理装置の作動は第8図に示すようなものと
なる。第8図においては、nを3として説明する。この
例においてはマイクロプログラム処理装置と同一の同期
クロック周期(1τ)で動作するレジスタをアクセスす
るマイクロ命令(以下1τ命令)が3回来たのち3τで
動作するレジスタをアクセスするマイクロ命令(nτ命
令)が読み出され、その後1τ命令が読み出されたもの
としている。この場合には、nτ命令の読み出しのタイ
ミングは3τであるnττ期クロックとの位相のずれに
より第8図(1)、(2)、(3)に示すように3通り
となる。
プログラム処理装置の作動は第8図に示すようなものと
なる。第8図においては、nを3として説明する。この
例においてはマイクロプログラム処理装置と同一の同期
クロック周期(1τ)で動作するレジスタをアクセスす
るマイクロ命令(以下1τ命令)が3回来たのち3τで
動作するレジスタをアクセスするマイクロ命令(nτ命
令)が読み出され、その後1τ命令が読み出されたもの
としている。この場合には、nτ命令の読み出しのタイ
ミングは3τであるnττ期クロックとの位相のずれに
より第8図(1)、(2)、(3)に示すように3通り
となる。
(1)nτ命令の読み出しがnττ期クロックとが同期
している場合 この場合、nτ命令はnττ期クロックと同時であるか
ら、第1のnττ期信号により処理保留となり次のnで
同期クロックにより処理保留は解除され、マイクロプロ
グラム処理装置の処理保留時間は3τとなる。
している場合 この場合、nτ命令はnττ期クロックと同時であるか
ら、第1のnττ期信号により処理保留となり次のnで
同期クロックにより処理保留は解除され、マイクロプロ
グラム処理装置の処理保留時間は3τとなる。
(2)nτ命令の読み出しがnττ期クロックに1で先
行している場合 この場合、nτ命令により処理保留となり、2回目のn
ττ期クロックの入力は3τ後どなるから、マイクロプ
ログラム処理装置の処理保留時間は4τとなる。
行している場合 この場合、nτ命令により処理保留となり、2回目のn
ττ期クロックの入力は3τ後どなるから、マイクロプ
ログラム処理装置の処理保留時間は4τとなる。
(3)nτ命令の読み出しがnττ期クロックに2で先
行している場合 この場合、nτ命令により処理保留となり、2回目のn
で同期クロックの入力は4τ後となるから、マイクロプ
ログラム処理装置の処理保留時間は5τとなる。
行している場合 この場合、nτ命令により処理保留となり、2回目のn
で同期クロックの入力は4τ後となるから、マイクロプ
ログラム処理装置の処理保留時間は5τとなる。
ところで、上述のようなマイクロプログラム処理装置に
あってはnτ命令が読み出されると、nτレジスタはn
ττ期クロックとの同期をとって動作するため、nτ命
令の読み出しタイミングによって、マイクロプログラム
制御装置に無駄な処理保留時間が生じることとなる。
あってはnτ命令が読み出されると、nτレジスタはn
ττ期クロックとの同期をとって動作するため、nτ命
令の読み出しタイミングによって、マイクロプログラム
制御装置に無駄な処理保留時間が生じることとなる。
そこで本発明は、マイクロプログラム処理装置の同期ク
ロックに基く処理と、この同期クロックとは異なる同期
クロックに基く処理とを実行する場合でも無駄な処理保
留時間が生じることのないマイクロプログラム処理装置
を提供することを目的とする。
ロックに基く処理と、この同期クロックとは異なる同期
クロックに基く処理とを実行する場合でも無駄な処理保
留時間が生じることのないマイクロプログラム処理装置
を提供することを目的とする。
本発明にあって、上記の課題を解決するための手段は、
第1図に示すように、情報処理装置1に内蔵され、制御
記憶2からマイクロ命令を読み出して処理を実行するマ
イクロプログラム処理装置3てあって、当該マイクロプ
ログラム処理装置3の同期クロックに基く処理と、この
同期クロックとは異なる同期クロックに基く処理とを実
行するものにおいて、 制御記憶2から読み出したマイクロ命令コートを保持す
る第1のマイクロ命令レジスタ4と、第1のマイクロ命
令レジスタ4の値を読み出して、保持する第2のマイク
ロ命令レジスタ5と、第2のマイクロ命令レジスタ5の
値を読み取り、処理を実行する処理装置6と、当該化の
同期クロックが入力されると共に、第1のマイクロ命令
レジスタ4または第2のマイクロ命令レジスタ5の少な
くとも一方のマイクロ命令がマイクロプログラム処理装
置3の同期クロックとは異なる同期クロックに基き処理
されるものである場合には、その同期クロックを検出す
るまで上記処理装置の処理を保留させる処理保留指令手
段7とを設けたことである。
第1図に示すように、情報処理装置1に内蔵され、制御
記憶2からマイクロ命令を読み出して処理を実行するマ
イクロプログラム処理装置3てあって、当該マイクロプ
ログラム処理装置3の同期クロックに基く処理と、この
同期クロックとは異なる同期クロックに基く処理とを実
行するものにおいて、 制御記憶2から読み出したマイクロ命令コートを保持す
る第1のマイクロ命令レジスタ4と、第1のマイクロ命
令レジスタ4の値を読み出して、保持する第2のマイク
ロ命令レジスタ5と、第2のマイクロ命令レジスタ5の
値を読み取り、処理を実行する処理装置6と、当該化の
同期クロックが入力されると共に、第1のマイクロ命令
レジスタ4または第2のマイクロ命令レジスタ5の少な
くとも一方のマイクロ命令がマイクロプログラム処理装
置3の同期クロックとは異なる同期クロックに基き処理
されるものである場合には、その同期クロックを検出す
るまで上記処理装置の処理を保留させる処理保留指令手
段7とを設けたことである。
また、上記の構成において、処理保留指令手段7は第2
図に示すように第1のマイクロ命令レジスタ4のマイク
ロ命令を解析し当該マイクロ命令が他の同期クロックに
基づいて処理されるものであるとき信号を発生ずる第1
のデコーダ11と、第2のマイクロ命令レジスタ5のマ
イクロ命令を解析し当該マイクロ命令が他の同期クロッ
クに基いて処理されるものであるとき信号を発生する第
2のデコーダ12と、両デコーダ11.12の信号の論
理和を出力する論理和回路13と、この論理和回路13
の出力信号と、上記他の同期クロックの反転信号の論理
積を処理保留信号として出力する論理積回路14とから
構成することができ1す る。
図に示すように第1のマイクロ命令レジスタ4のマイク
ロ命令を解析し当該マイクロ命令が他の同期クロックに
基づいて処理されるものであるとき信号を発生ずる第1
のデコーダ11と、第2のマイクロ命令レジスタ5のマ
イクロ命令を解析し当該マイクロ命令が他の同期クロッ
クに基いて処理されるものであるとき信号を発生する第
2のデコーダ12と、両デコーダ11.12の信号の論
理和を出力する論理和回路13と、この論理和回路13
の出力信号と、上記他の同期クロックの反転信号の論理
積を処理保留信号として出力する論理積回路14とから
構成することができ1す る。
本発明によれば、制御記憶から第1のマイクロ命令レジ
スタにマイクロ命令が格納される。そして第2のマイク
ロ命令レジスタにマイクロ命令が移動する。更に第1の
マイクロ命令レジスタに次のマイクロ命令が格納される
このとき、処理保留指令手段は少なくとも一方のマイク
ロ命令がマイクロプロクラム処理装置の同期クロックと
は異なる同期クロックに基き処理されるものである場合
には、その同期クロックを検出するまで上記処理装置の
処理を保留させる。
スタにマイクロ命令が格納される。そして第2のマイク
ロ命令レジスタにマイクロ命令が移動する。更に第1の
マイクロ命令レジスタに次のマイクロ命令が格納される
このとき、処理保留指令手段は少なくとも一方のマイク
ロ命令がマイクロプロクラム処理装置の同期クロックと
は異なる同期クロックに基き処理されるものである場合
には、その同期クロックを検出するまで上記処理装置の
処理を保留させる。
よって、第3図(3)に示すように、第2のマイクロ命
令レジスタにnτ命令(第3図(3)の場合nは3とし
ている)に格納されるタイミングがnτ同期信号よりn
−1で進んだ(前のnτ命令より1で遅れた)状態のと
きであっても、第1のマイクロ命令レジスタに当該nτ
命令が格納されたとき、すなわち1τ前から次のnτ同
期り0ツクが入力するまでのあいた、処理保留指令手段
はマイクロプログラム処理装置の処理を留保させている
から直ちにnτ命令を実行しnτレジスタにアクセスで
き、従来、第8図(3)に示したようにnτ(第8図(
3)の場合は3τ)待って次のnで同期クロックからn
τ命令を処理したのに比してnτの時間マイクロプログ
ラム処理装置の処理保留時間を短縮することができる。
令レジスタにnτ命令(第3図(3)の場合nは3とし
ている)に格納されるタイミングがnτ同期信号よりn
−1で進んだ(前のnτ命令より1で遅れた)状態のと
きであっても、第1のマイクロ命令レジスタに当該nτ
命令が格納されたとき、すなわち1τ前から次のnτ同
期り0ツクが入力するまでのあいた、処理保留指令手段
はマイクロプログラム処理装置の処理を留保させている
から直ちにnτ命令を実行しnτレジスタにアクセスで
き、従来、第8図(3)に示したようにnτ(第8図(
3)の場合は3τ)待って次のnで同期クロックからn
τ命令を処理したのに比してnτの時間マイクロプログ
ラム処理装置の処理保留時間を短縮することができる。
このようなタイミングでnτ命令を実行する確率はn分
の1であるから、全体で平均すると、−回のnτアクセ
スにつき1τの処理時間の短縮を図ることができる。
の1であるから、全体で平均すると、−回のnτアクセ
スにつき1τの処理時間の短縮を図ることができる。
(実施例)
以下本発明に係るマイクロプログラム処理装置の実施例
を図面に基づいて説明する。
を図面に基づいて説明する。
第2図及び第3図は本発明に係るマイクロプログラム処
理装置の第一の実施例を示すものである。本実施例にお
いて、マイクロプログラム処理装置は従来例と同様の構
成のI10バスアダプタに適用するものとする。
理装置の第一の実施例を示すものである。本実施例にお
いて、マイクロプログラム処理装置は従来例と同様の構
成のI10バスアダプタに適用するものとする。
第2図は本発明に係るマイクロプログラム処理装置の実
施例を示すブロック図である。本実施例において、マイ
クロプログラム処理装置の制御記憶2に制御記憶からの
マイクロ命令を格納する第1のマイクロ命令レジスタ4
と、この第1のマイクロ命令レジスタ4に格納されたマ
イクロ命令を格納する第2のマイクロ命令レジスタ5と
を設け、これらの各レジスタに処理保留指令装置を設け
ている。この処理保留指令装置は、第1のマイクロ命令
レジスタ4のマイクロ命令を解析し当該マイクロ命令が
nτ同期クロックに基づいて処理されるものであるとき
nτアクセス指示信号を発生する第1のデコーダ11と
、第2のマイクロ命令レジスタ5のマイクロ命令を解析
し当該マイクロ命令がnτ同期クロックに基いて処理さ
れるものであるときnτアクセス指示信号を発生する第
2のデコーダ12と、両デコーダ11.12の信号の論
理和を出力する論理和回路13と、この論理和回路13
の出力信号と、上記他の同期クロックを反転回路15で
反転した信号の論理積を処理保留信号として出力する論
理積回路14とから構成している。そしてこの処理保留
信号が処理装置に入力されるとマイクロ命令の処理は保
留される。
施例を示すブロック図である。本実施例において、マイ
クロプログラム処理装置の制御記憶2に制御記憶からの
マイクロ命令を格納する第1のマイクロ命令レジスタ4
と、この第1のマイクロ命令レジスタ4に格納されたマ
イクロ命令を格納する第2のマイクロ命令レジスタ5と
を設け、これらの各レジスタに処理保留指令装置を設け
ている。この処理保留指令装置は、第1のマイクロ命令
レジスタ4のマイクロ命令を解析し当該マイクロ命令が
nτ同期クロックに基づいて処理されるものであるとき
nτアクセス指示信号を発生する第1のデコーダ11と
、第2のマイクロ命令レジスタ5のマイクロ命令を解析
し当該マイクロ命令がnτ同期クロックに基いて処理さ
れるものであるときnτアクセス指示信号を発生する第
2のデコーダ12と、両デコーダ11.12の信号の論
理和を出力する論理和回路13と、この論理和回路13
の出力信号と、上記他の同期クロックを反転回路15で
反転した信号の論理積を処理保留信号として出力する論
理積回路14とから構成している。そしてこの処理保留
信号が処理装置に入力されるとマイクロ命令の処理は保
留される。
これにより、第1のマイクロ命令レジスタ4または第2
のマイクロ命令レジスタ5の少なくとも一方のマイクロ
命令がマイクロプロクラム処理装置3の同期クロックと
は異なるnτ同期クロックに基き処理されるものである
場合には、その同期クロックを検出するまで処理装置(
図示していない)のマイクロ命令の処理を保留させるこ
ととなる。
のマイクロ命令レジスタ5の少なくとも一方のマイクロ
命令がマイクロプロクラム処理装置3の同期クロックと
は異なるnτ同期クロックに基き処理されるものである
場合には、その同期クロックを検出するまで処理装置(
図示していない)のマイクロ命令の処理を保留させるこ
ととなる。
尚、同図中符号16は制御記憶2のマイクロプログラム
をアクセスする制御記憶アクセス手段を示している。
をアクセスする制御記憶アクセス手段を示している。
次に本発明に係るマイクロプログラム制御装置の作動を
説明する。第3図(1)乃至(3)は本発明に係るマイ
クロプログラム制御装置の作動を示すものである。本実
施例において、nを3とし、マイクロプログラム処理装
置と同一の同期クロック周期(1τ)で動作するレジス
タをアクセスするマイクロ命令(以下1τ命令)が3回
来たのち3τて動作するレジスタをアクセスするマイク
ロ命令(nτ全命令が読み出され、その後1τ命令が読
み出されたものとしている。この場合には、nτ全命令
読み出しのタイミングは3τの同期クロック(nτ同期
クロック)との位相のずれにより第3図(1)、(2)
、(3)としてに3通りの場合がある。この例は、第2
のマイクロ命令レジスタに着目すると第8図に示した従
来例と同一のタイミングとなっている (1)nτ全命令読み出しがnτ同期クロックとが同期
している場合 この場合、第1のマイクロ命令レジスタにnτ全命令格
納された段階で処理保留となるが、すぐにnτ同期クロ
ックが入力して処理を開始しく保留時間1τ)、次のタ
イミングで第2のマイクロ命令レジスタにnτ全命令入
力し保留状態となると共にnτ全命令より、nτレジス
タへのアクセスをすぐに実行でき、次のnτ同期クロッ
クにより保留は解除される(保留時間2τ)。
説明する。第3図(1)乃至(3)は本発明に係るマイ
クロプログラム制御装置の作動を示すものである。本実
施例において、nを3とし、マイクロプログラム処理装
置と同一の同期クロック周期(1τ)で動作するレジス
タをアクセスするマイクロ命令(以下1τ命令)が3回
来たのち3τて動作するレジスタをアクセスするマイク
ロ命令(nτ全命令が読み出され、その後1τ命令が読
み出されたものとしている。この場合には、nτ全命令
読み出しのタイミングは3τの同期クロック(nτ同期
クロック)との位相のずれにより第3図(1)、(2)
、(3)としてに3通りの場合がある。この例は、第2
のマイクロ命令レジスタに着目すると第8図に示した従
来例と同一のタイミングとなっている (1)nτ全命令読み出しがnτ同期クロックとが同期
している場合 この場合、第1のマイクロ命令レジスタにnτ全命令格
納された段階で処理保留となるが、すぐにnτ同期クロ
ックが入力して処理を開始しく保留時間1τ)、次のタ
イミングで第2のマイクロ命令レジスタにnτ全命令入
力し保留状態となると共にnτ全命令より、nτレジス
タへのアクセスをすぐに実行でき、次のnτ同期クロッ
クにより保留は解除される(保留時間2τ)。
よって、マイクロプログラム処理装置の処理保留時間は
3τとなり従来と変らない。
3τとなり従来と変らない。
(2)nτ全命令読み出しがnτ同期クロックに1で先
行している場合 この場合、第1のマイクロ命令レジスタにnτ全命令格
納された段階で処理保留となるが2τ後にnτ同期クロ
ックが入力して処理を開始しく保留時間2τ)、次のタ
イミングで第2のマイクロ命令レジスタにnτ全命令入
力し保留状態となると共にnτ全命令より、nτレジス
タへのアクセスをすぐに実行でき、次のnτ同期クロッ
クにより保留は解除される(保留時間2τ)。
行している場合 この場合、第1のマイクロ命令レジスタにnτ全命令格
納された段階で処理保留となるが2τ後にnτ同期クロ
ックが入力して処理を開始しく保留時間2τ)、次のタ
イミングで第2のマイクロ命令レジスタにnτ全命令入
力し保留状態となると共にnτ全命令より、nτレジス
タへのアクセスをすぐに実行でき、次のnτ同期クロッ
クにより保留は解除される(保留時間2τ)。
よって、マイクロプログラム処理装置の処理保留時間は
4τとなり従来と変らない。
4τとなり従来と変らない。
(3)nτ全命令読み出しがnτ同期クロックに2τ先
行している場合 この場合第1のマイクロ命令レジスタに当該nτ命令が
格納されたとき、すなわち1τ前から次のnτ同期クロ
ックが入力するまでのあいだ、処理保留となっているか
ら直ちにnτ命令を実行しnτレジスタにアクセスでき
、そして、次のnτ同期クロックで保留は解除される(
保留時間2τ)。
行している場合 この場合第1のマイクロ命令レジスタに当該nτ命令が
格納されたとき、すなわち1τ前から次のnτ同期クロ
ックが入力するまでのあいだ、処理保留となっているか
ら直ちにnτ命令を実行しnτレジスタにアクセスでき
、そして、次のnτ同期クロックで保留は解除される(
保留時間2τ)。
よってマイクロプログラム処理装置の処理保留時間は2
τとなりり3τ改善される。
τとなりり3τ改善される。
従って、本実施例によれば、第2のマイクロ命令レジス
タにnτ命令が格納されるタイミングがnτ同期信号よ
りn−1で進んだ(前のnτ命令より1で遅れた)状態
のときに、第1のマイクロ命令レジスタに当該nτ命令
が格納されたとき、つまり、1τ前から次のnτ同期ク
ロックが入力するまでの間、即ち(n−1)τ間処理保
留指令手段はマイクロプログラム処理装置の処理を留保
させているだけであるから、従来(2n−1)で処理保
留していたのに比してnτの時間マイクロプログラム処
理装置の処理保留時間を短縮することができ、また、他
のタイミングのときには、処理保留の時間は従来と変ら
ない。従って、このようなタイミングてnτ命令を実行
する確率はn分の1であるから、全体で平均すると、−
回のnτアクセスにつき1τの処理時間の短縮を図るこ
とができる。
タにnτ命令が格納されるタイミングがnτ同期信号よ
りn−1で進んだ(前のnτ命令より1で遅れた)状態
のときに、第1のマイクロ命令レジスタに当該nτ命令
が格納されたとき、つまり、1τ前から次のnτ同期ク
ロックが入力するまでの間、即ち(n−1)τ間処理保
留指令手段はマイクロプログラム処理装置の処理を留保
させているだけであるから、従来(2n−1)で処理保
留していたのに比してnτの時間マイクロプログラム処
理装置の処理保留時間を短縮することができ、また、他
のタイミングのときには、処理保留の時間は従来と変ら
ない。従って、このようなタイミングてnτ命令を実行
する確率はn分の1であるから、全体で平均すると、−
回のnτアクセスにつき1τの処理時間の短縮を図るこ
とができる。
以上説明したように、本発明によればマイクロプログラ
ム処理装置の同期クロックに基く処理と、この同期クロ
ックとは異なる同期クロックに基く処理とを実行するマ
イクロプログラム処理装置において、制御記憶から読み
出したマイクロ命令コートを保持する第1のマイクロ命
令レジスタと、第1のマイクロ命令レジスタの値を読み
出して、保持する第2のマイクロ命令レジスタと、第2
のマイクロ命令レジスタの値を読み取り、処理を実行す
る処理装置と、当該他の同期クロックが入力されると共
に、$1のマイクロ命令レジスタまたは第2のマイクロ
命令レジスタの少なくとも一方のマイクロ命令がマイク
ロプログラム処理装置の同期クロックとは異なる同期ク
ロックに基き処理されるものである場合には、その同期
クロックを検出するまで上記処理装置の処理を保留させ
る処理保留指令手段とを設けるものとしたから、第2の
マイクロ命令レジスタにnτ命令が格納されるタイミン
グがnτ同期信号よりn−1で進んだ(前のnτ命令よ
り1で遅れた)状態のときであっても、第1のマイクロ
命令レジスタに当該nτ命令が格納されたとき、すなわ
ち1τ前から次のnτ同期クロックが入力するまでのあ
いだ、処理保留指令手段はマイクロプログラム処理装置
の処理を留保させているから、直ちにnτ命令を実行し
nτレジスタにアクセスでき、nτの時間マイクロプロ
グラム処理装置の処理保留時間を短縮することができる
という効果を奏する。
ム処理装置の同期クロックに基く処理と、この同期クロ
ックとは異なる同期クロックに基く処理とを実行するマ
イクロプログラム処理装置において、制御記憶から読み
出したマイクロ命令コートを保持する第1のマイクロ命
令レジスタと、第1のマイクロ命令レジスタの値を読み
出して、保持する第2のマイクロ命令レジスタと、第2
のマイクロ命令レジスタの値を読み取り、処理を実行す
る処理装置と、当該他の同期クロックが入力されると共
に、$1のマイクロ命令レジスタまたは第2のマイクロ
命令レジスタの少なくとも一方のマイクロ命令がマイク
ロプログラム処理装置の同期クロックとは異なる同期ク
ロックに基き処理されるものである場合には、その同期
クロックを検出するまで上記処理装置の処理を保留させ
る処理保留指令手段とを設けるものとしたから、第2の
マイクロ命令レジスタにnτ命令が格納されるタイミン
グがnτ同期信号よりn−1で進んだ(前のnτ命令よ
り1で遅れた)状態のときであっても、第1のマイクロ
命令レジスタに当該nτ命令が格納されたとき、すなわ
ち1τ前から次のnτ同期クロックが入力するまでのあ
いだ、処理保留指令手段はマイクロプログラム処理装置
の処理を留保させているから、直ちにnτ命令を実行し
nτレジスタにアクセスでき、nτの時間マイクロプロ
グラム処理装置の処理保留時間を短縮することができる
という効果を奏する。
第1図は本発明の原理図、第2図は本発明に係るマイク
ロプログラム処理装置の実施例を示すブロック図、第3
図は第2図に示すマイクロプログラム処理装置の作動を
示すタイミングチャート、第4図は本願発明が適用され
るI10バスアダプタを示すブロック図、第5図は本願
発明が適用されるI10バスアダプタの細部を示すブロ
ック図、第6図は第5図に示した装置の同期クロックの
状態を示す図、第7図は従来のマイクロプログラム処理
装置を示すブロック図、第8図は第7図に示したマイク
ロプログラム処理装置の作動を示すタイミングチャート
である。 1・・・情報処理装置 2・・・制御記憶 3・・・マイクロプログラム処理装置 4・・・第1のマイクロ命令レジスタ 5・・・第2のマイクロ命令レジスタ 6・・・処理装置 7・・・処理保留指示手段
ロプログラム処理装置の実施例を示すブロック図、第3
図は第2図に示すマイクロプログラム処理装置の作動を
示すタイミングチャート、第4図は本願発明が適用され
るI10バスアダプタを示すブロック図、第5図は本願
発明が適用されるI10バスアダプタの細部を示すブロ
ック図、第6図は第5図に示した装置の同期クロックの
状態を示す図、第7図は従来のマイクロプログラム処理
装置を示すブロック図、第8図は第7図に示したマイク
ロプログラム処理装置の作動を示すタイミングチャート
である。 1・・・情報処理装置 2・・・制御記憶 3・・・マイクロプログラム処理装置 4・・・第1のマイクロ命令レジスタ 5・・・第2のマイクロ命令レジスタ 6・・・処理装置 7・・・処理保留指示手段
Claims (1)
- 【特許請求の範囲】 1)情報処理装置(1)に内蔵され、制御記憶(2)か
らマイクロ命令を読み出して処理を実行するマイクロプ
ログラム処理装置(3)であって、当該マイクロプログ
ラム処理装置(3)の同期クロックに基く処理と、この
同期クロックとは異なる同期クロックに基く処理とを実
行するものにおいて、 制御記憶(2)から読み出したマイクロ命令コードを保
持する第1のマイクロ命令レジスタ(4)と、 第1のマイクロ命令レジスタ(4)の値の読み出して、
保持する第2のマイクロ命令レジスタ(5)と、 第2のマイクロ命令レジスタ(5)の値を読み取り、処
理を実行する処理装置(6)と、 当該他の同期クロックが入力されると共に、第1のマイ
クロ命令レジスタ(4)または第2のマイクロ命令レジ
スタ(5)の少なくとも一方のマイクロ命令がマイクロ
プログラム処理装置(3)の同期クロックとは異なる同
期クロックに基き処理されるものである場合には、その
同期クロックを検出するまで上記処理装置の処理を保留
させる処理保留指令手段(7)とを設けたことを特徴と
するマイクロプログラム処理装置。 2)上記処理保留指令手段(7)は第1のマイクロ命令
レジスタ(4)のマイクロ命令を解析し当該マイクロ命
令が他の同期クロックに基づいて処理されるものである
とき信号を発生する第1のデコーダ(11)と、 第2のマイクロ命令レジスタ(5)のマイクロ命令を解
析し当該マイクロ命令が他の同期クロックに基いて処理
されるものであるとき信号を発生する第2のデコーダ(
12)と、 両デコーダ(11、12)の信号の論理和を出力する論
理和回路(13)と この論理和回路(13)の出力信号と、上記他の同期ク
ロックの反転信号の論理積を処理保留信号として出力す
る論理積回路とからなることを特徴とする請求項1記載
のマイクロプログラム処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2239729A JP2544015B2 (ja) | 1990-09-10 | 1990-09-10 | マイクロプログラム処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2239729A JP2544015B2 (ja) | 1990-09-10 | 1990-09-10 | マイクロプログラム処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04119428A true JPH04119428A (ja) | 1992-04-20 |
JP2544015B2 JP2544015B2 (ja) | 1996-10-16 |
Family
ID=17049062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2239729A Expired - Lifetime JP2544015B2 (ja) | 1990-09-10 | 1990-09-10 | マイクロプログラム処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2544015B2 (ja) |
-
1990
- 1990-09-10 JP JP2239729A patent/JP2544015B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2544015B2 (ja) | 1996-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1274830A (en) | Data processing system | |
US5537582A (en) | Bus interface circuitry for synchronizing central processors running at multiple clock frequencies to other computer system circuitry | |
JPH0721769B2 (ja) | マイクロプロセッサの冗長構成による機能監視方式 | |
EP0435249B1 (en) | Pipelined computer with half machine cycle alternating write control for avoiding usage conflicts in general registers | |
JPS58182758A (ja) | 演算制御装置 | |
US4566062A (en) | Timing control system in data processor | |
JP2544015B2 (ja) | マイクロプログラム処理装置 | |
JPS6315628B2 (ja) | ||
JPH0561660B2 (ja) | ||
JPS6259829B2 (ja) | ||
JPH0158528B2 (ja) | ||
JP2652640B2 (ja) | 非同期マイクロマシン/インターフエイス | |
JPS62174832A (ja) | 情報処理装置 | |
JPS60196847A (ja) | マイクロプログラム制御方式 | |
JPS5938828A (ja) | デ−タ処理システム | |
JPS6368924A (ja) | マイクロプロセッサ | |
JPH0317135B2 (ja) | ||
JPH01274255A (ja) | データ処理装置 | |
JPH01274254A (ja) | データ処理装置 | |
JPH01255037A (ja) | 電子計算機 | |
JPH07121483A (ja) | 共有メモリアクセス制御回路 | |
JPH04256058A (ja) | 情報処理装置 | |
JPS61280194A (ja) | 保持メモリ制御方式 | |
JPS6072055A (ja) | プログラマブルコントロ−ラ | |
JPS6049333B2 (ja) | クロツク制御方式 |