JPH01147605A - マイクロプログラムシーケンスコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、データ処理装置等に利用するマイクロプログ
ラムシーケンスコントローラに関する。

従来の技術 第２図は、従来のマイクロプログラムシーケンスコント
ローラを示す。

第２図において、２１は、実行中のマイクロインストラ
クションを保持するパイプラインレジスタ、２８は、パ
イプラインレジスタ２１からのマイクロインストラクシ
ョン２２に基づいてマイクロプログラムメモリ２５の次
のアドレス２４を発生するシーケンサであり、マイクロ
プログラムメモリ２５は、このアドレス２４によシ次の
マイクロインストラクション２６を出力する。

２７は、−時停止するマイクロプログラムのアドレス２
８を保持するブレークポイント設定レジスタ、２９は、
ブレークポイント設定レジスタ２７からのアドレス２８
と前述したシーケンサ２４からのアドレス２４を比較し
、一致している場合に一致信号３０を出力する比較器、
３１は、スタート信号８２によりクロック信号３３をシ
ーケンサ２３に出力し、また比較器２９からの一致信号
３０によりシーケンサクロック信号３４の出力を停止す
るクロックコントローラである。

次に、上記従来例の動作を説明する。

第２図において、クロックコントローラ３１は、スター
ト信号３２によシ記動されると、クロック信号３３をシ
ーケンサクロック信号３４としてシーケンサ２３に出力
し、このマイクロプログラムシーケンスコントローラが
動作を開始する。

シーケンサ２３は、パイプラインレジスタ２１カラのマ
イクロインストラクション２２に基づいてマイクロプロ
グラムメモリ２５の次のアドレス２４を発生し、マイク
ロプログラムメモリ２５がこのアドレス２４によシ次の
マイクロインストラクション２６を出力すると、パイプ
ラインレジスタ２１がこの次のマイクロインストラクシ
ョン２６を保持する。したがって、この動作を繰シ返す
ことによシ、マイクロプログラムが頴次実行される。

このマイクロプログラムの順次実行中に、比較器２９は
、ブレークポイント設定レジスタ２７からのアドレス２
８と前述したシーケンサ２４からのアドレス２４を比較
し、一致している場合に一致信号３０を出力すると、ク
ロックコントローラ３１は、シーケンサクロック信号８
４の出力を停止する。

したがって、上記従来例では、ブレークポイント設定レ
ジスタ２７が保持するアドレス２８と、現在実行されて
いるマイクロプログラムのアドレス２４が一致した場合
、そのマイクロプログラムの実行が停止される。

発明が解決しようとする問題点 しかしながら、上記従来のマイクロプログラムシーケン
スコントローラでは、ブレークポイント設定レジスタ２
７が保持するアドレス２８と、現在実行されているマイ
クロプログラムのアドレス２４を比較することによシブ
レークポイントを設定するために、複数のブレークポイ
ントを設定する場合には同数のブレークポイント設定レ
ジスタ２７と比較器２９が必要となシ、シたがってハー
ドウェアが複雑、高価となるという問題点がある。

また、逆に、複数のブレークポイント設定レジスタ２７
と比較器２９が設けられているマイクロプログラムシー
ケンスコントローラでは、設定するブレークポイントの
数が限定されるという問題点がある。

本発明は上記従来例の問題点て鑑み、設定するブレーク
ポイントの数が限定されない簡単かつ安価ナマイクロブ
ログラムシーケンスコントローラを提供することを目的
とする。

問題点を解決するための手段 本発明は上記問題点を解決するために、マイクロインス
トラクションのアドレスに対応してブレークポイントか
否かを示すデータを格納するためのメモリを設け、前記
メモリにマイクロインストラクションのアドレスを入力
してブレークポイントを示すデータが読み出された場合
にクロック信号の出力を停止するようにしたものである
。

作用 本発明は上記構成により、マイクロインストラクション
のアドレスに対応してブレークポイントか否かを示すデ
ータをメモリに格納するために、複数のブレークポイン
トを設定する場合にも回路が複雑、高価な構成とならず
、したがって、設定するブレークポイントの数が限定さ
れない簡単かつ安価ナマイクロブログラムシーケンスコ
ントローラを実現することができる。

実施例 以下、図面を参照して本発明の詳細な説明する。第１図
は、本発明に係るマイクロプログラムシーケンスコント
ローラの一実施例を示すブロック図である。

第１図において、１は、実行中のマイクロインストラク
ションを保持するパイプラインレジスタ、３は、パイプ
ラインレジスタ１からのマイクロインストラクション２
に基づいてマイクロプログラムメモリ５の次のアドレス
４を発生するシーケンサであり、マイクロプログラムメ
モリ５は、このアドレス４によシ次のマイクロインスト
ラクション６を出力する。

７は、シーケンサ３からのアドレス４によシ指定された
データ（ブレークピット）８を出力するメモリであり、
このメモリ７には、マイクロインストラクションのブレ
ークポイントのアドレスに対応するエリアに「１」がセ
ットされ、他のアドレスに対応するエリアに「０」がセ
ットされている。

９は、スタート信号１０によシクロツク信号１１をシー
ケンサクロック信号１２としてシーケンサ３に出力し、
またメモリ８からの信号８によりシーケンサクロック信
号１２の出力を停止するクロックコントローラである。

次に、上記構成に係る実施例の動作を説明する。

第１図において、クロックコントローラ９は、スタート
信号１０によシ起動されると、クロック信号１０をシー
ケンサクロック信号１１としてシーケンサ８に出力し、
このマイクロプログラムシーケンスコントローラが動作
を開始する。

シーケンサ３は、パイプラインレジスタ１からのマイク
ロインストラクション２に基づいてマイクロプログラム
メモリ５の次のアドレス４を発生し、マイクロプログラ
ムメモリ５がこのアドレス４によシ次のマイクロインス
トラクション６を出力すると、パイプラインレジスタ１
がこの次のマイクロインストラクション６を保持する。

したがつて、この動作を繰り返すことにより、マイクロ
プログラムが順次実行される。

このマイクロプログラムの順次実行中に、マイクロプロ
グラムメモリ５のアドレス４によシメモリ７のデータ８
（１ビツト）が読み出され、データ「１」が読み出され
た場合には、クロックコントローラ３１は、シーケンサ
クロック信号３４の出力を停止する。

したがって、上記実施例によれば、予めマイクロインス
トラクションのブレークポイントのアドレスに対応する
メモリ７のエリアに「１」をセットするために、また従
来例のブレークポイント設定レジスタ２７と比較器２９
を１つのメモリ７に置換するのみで、複数のブレークポ
イントを設定することができる。

発明の詳細 な説明したように、本発明は、マイクロインストラクシ
ョンのアドレスに対応してブレークポイントか否かを示
すデータを格納するためのメモリを設け、前記メモリに
マイクロインストラクションのアドレスを入力してブレ
ークポイントを示すデータが読み出された場合にクロッ
ク信号の出力を停止するようにしたので、複数のブレー
クポイントを設定する場合にも回路が複雑、高価な構成
とならず、したがって、設定するブレークポイントの数
が限定されない簡単かつ安価なマイクロプログラムシー
ケンスコントローラを実現することができる。

【図面の簡単な説明】

第１図は、本発明に係るマイクロプログラムシーケンス
コントローラの一実施例を示すブロック図、第２図は、
従来例のマイクロプログラムシーケンスコントローラを
示すブロック図である。 １・・・パイプラインレジスタ、８・・・シーケンサ、
５・・・マイクロプログラムメモリ、７・・・マイクロ
プログラムのブレークビット用メモリ、９・・・クロッ
クコントローラ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims (1)

【特許請求の範囲】
1. マイクロインストラクションのアドレスに対応してブレ
   ークポイントか否かを示すデータを格納するためのメモ
   リと、マイクロインストラクションのアドレスを前記メ
   モリに出力してデータを読み出すシーケンサと、前記シ
   ーケンサにクロック信号を出力し、前記メモリからブレ
   ークポイントを示すデータが読み出された場合にクロッ
   ク信号の出力を停止するクロックコントローラとを有す
   るマイクロプログラムシーケンスコントローラ。