JPS63173142A - 終了ト−クン出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データフロープロセッサからメモリに対する
読み出し書き込みの動作を実行するメモリインタフェー
ス回路、特にメモリインタフェース回路内の終了トーク
ン出力回路に関する。

〔従来の技術〕

従来、データフロープロセッサとして日本電気株式会社
製μＰＤ７２８１がある。このデータフロープロセッサ
を用いた演算処理システムにおけるメモリインタフェー
ス回路として、日本電気株式会社製のμＰＤ９３０５が
ある。このμＰＤ９３０５のメモリアクセス動作につい
てまず説明する。

μＰＤ９３０５はデータフロ一方式でデータ転送及び演
算処理を行っており、入出力されるデータはトークンと
呼ばれる。

トークンとは、データ部と、このデータ部の意味を示す
識別子と、トークンの行き先を示すデスティネーション
タグなどとから構成された組データである。

例えば、メモリ書き込みの場合には、書き込みデータで
あるデータ部、書き込みデータであることを示す識別子
とメモリインタフェース回路を行き先とするデスティネ
ーションタグを有する書き込みデータトークン、および
書き込みアドレスであるデータ部、書き込みアドレスで
あることを示す識別子とメモリインタフェース回路を行
き先とするデスティネーションタグを有する書き込みア
ドレスト−クンを、この順序でメモリインタフェース回
路に入力する。メモリインタフェース回路は、内部に複
数のデータレジスタを有しており、書き込みデータトー
クンが入力されるとそのデータ部の書き込みデータをデ
ータレジスタに設定し保持する。

次に、書き込みアドレスト−クンが入力されると、メモ
リインタフェース回路はメモリに対して前記データレジ
スタに保持した書き込みデータと、書き込みアドレスト
−クンのデータ部の書き込みアドレスと、メモリ書き込
み指定信号とを出力し書き込み動作を指示する。

メモリはその指示に従って書き込み動作を実行し、これ
が終了するとメモリインタフェース回路にアクセス終了
信号を返送する。

メモリインタフェース回路は、このアクセス終了信号を
受は取ってメモリ書き込みを終了する。

メモリ読み出しの場合には、読み出しアドレスであるデ
ータ部、読み出しデータの行き先を示すデスティネーシ
ョン情報と読み出しデータが有すべき識別子情報を持つ
識別子、メモリインタフェース回路を行き先とするデス
ティネーションタグを有する読み出しアドレスト−クン
をメモリインタフェース回路に入力する。メモリインタ
フェース回路は、内部にアドレスレジスタ、′リードデ
ータレジスタを有しており、読み出しアドレスト−クン
が入・力されると、そのデータ部の読み出しアドレスを
アドレスレジスタにセントし、メモリの読み出し動作を
実行し、読み出しデータをリードデータレジスタに入力
保持する。次に、リードデータレジスタに保持した値を
データ部とし、前記入力した読み出しアドレスト−クン
の識別子の持っていた読み出しデータの行き光情報と識
別子情報を解読して読み出しデータトークンとして出力
し、読み出し動作を完了する。

〔発明が解決しようとする問題点〕

上述した従来のメモリインタフェース回路の書き込み機
能ではメモリへの書き込み動作の終了により、メモリイ
ンタフェース回路に入力されたト・−クンが消滅したこ
とになる。ところでデータフロープロセッサでは、メモ
リへの書き込みデータトークンや書き込みアドレスト−
クンを生成しメモリインタフェース回路に送っているが
、いつ書き込みを実行しているかは関知していない。こ
こで、２つのプロセスが順に実行される場合で、前のプ
西セスの処理結果がメモリに書き込まれ、次のプロセス
がそれを読み出して処理するときを考える。この時、第
２のプロセスは第１のプロセスによるメモリ書き込みが
済んでから処理するようにしなければならない。

データフロープロセッサからは第１のプロセスにおいて
はメモリ書き込みのトークンを、第２のプロセスにおい
てはメモリ読み出しのトークンを出力するが、実際にメ
モリにいつ書き込まれたか否かは判断できない。従って
、次のプロセスの起動が早すぎると第１のプロセスによ
る処理結果がメモリに書き込まれないうちに、第２のプ
ロセスが第１のプロセスの結果を読み出すという危険が
ある。

このため従来の方法として、第１のプロセスの処理結果
がメモリに書き込まれるのに十分な時間間隔をあけてか
ら、第２のプロセスを開始させていた。しかし、本来書
き込みが終了すれば直ちに第２のプロセスが開始できる
はずであり、従来の方法ではむだな待ち時間が加わると
いう欠点があった。

このことはプロセス終了の同期での問題として、最終的
なメモリへの書き込みの終了に同期して、次のプロセス
の起動がかけられないことにある。

本発明の目的は、メモリインタフェース回路において、
プロセス間の起動を安全に行うために、次のプロセスの
起動を許すことを知らせる終了トークンを出力する機能
を備えた終了トークン出力回路を提供することにある。

〔問題点を解決するための手段〕

本発明は、リング状に接続された複数のデータフロープ
ロセッサとメモリとの間に接続され、前記データフロー
プロセッサから入力されるトークンの指示により前記メ
モリに対して読み出し書き込み動作を実行するメモリイ
ンタフェース回路における終了トークン出力回路であっ
て、前記メモリをアクセスするアドレスを保持するアド
レスレジスタと、 終了アドレスを入力保持する終了アドレスレジスタと、 トークンの入力によりメモリ書き込みが指示されたとき
前記アドレスレジスタの値と前記終了アドレスの値とを
比較して終了信号を出力する比較部と、 終了トークンを入力保持し前記比較部からの終了信号の
入力により保持した終了トークンを出力する出力トーク
ンレジスタとを備えることを特徴としている。

〔作用〕

アドレスレジスタにメモリをアクセスするアドレスを保
持し、一方、終了アドレスレジスタに書き込み終了アド
レスレジスタを保持し、書き込み動作の開始と同期して
、比較部においてアドレスレジスタの内容と終了アドレ
スレジスタの内容とを比較する。内容の一致により、最
終書き込みアドレスへの書き込み実行を検出できるので
、次のプロセスの起動を許すことを知らせる終了トーク
ンを出力することが可能となる。

〔実施例〕

次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の一実施例を示すブロック図である。終
了トークン出力回路１０は、アドレスレジスタ１１．終
了アドレスレジスタ１２．比較部１３．出力トークンレ
ジスタ１４から構成される。

アドレスレジスタ１１は、トークン入力部２１から信号
線１０４によってメモリ２０をアクセスするアドレスを
入力し保持する。終了アドレスレジスタ１２は、トーク
ン入力部２１から信号線１０４によって先行するプロセ
スの書き込み終了アドレスを入力し保持する。出力トー
クンレジスタ１４は、トークン入力部２１から信号線１
０４によりプロセス終了時に出力する終了トークンを入
力し保持する。比較部１３は、トークン入力部２１に書
き込みアドレスト−クンが入力され、そのデータ部のア
ドレスがアドレスレジスタ１１に保持されて書き込み動
作が開始されるのに同期して、アドレスレジスタ１１の
内容を信号線１００から、終了アドレスレジスタ１２の
内容を信号線１０１からそれぞれ入力して比較し、一致
していれば終了信号を信号ｖＡ１０２に出力する。

出力トークンレジスタ１４は、信号線１０２の終了信号
がオンであるならば信号線１０３から終了トークンとし
て出力トークンレジスタ１４の内容を出力する。

データフロープロセッサ２２．２３は、アドレス計算を
含むプロセスの処理を行うプロセッサである。

終了トークン出力回路１０は、トークン入力部２１゜ト
ークン出力部２４．データレジスタ２６．リードデータ
レジスタ２５と組み合わされて、メモリ２０をアクセス
するためのメモリインタフェース回路３０を構成してお
り、データフロープロセッサ２２．２３とは信号線１０
７．１０８．１０９によりリング状に接続されている。

トークン入力部２１は、信号線１０９から入力したトー
クンの指示に従ってトークンのデータ部を、信号線１０
４によりアドレスレジスタ１１．データレジスタ２６．
終了アドレスレジスタ１２．出力トークンレジスタ１４
に保持させる。アドレスレジスタ１１はすでに述べたよ
うにメモリ２０をアクセスするアドレスをメモリ２０に
出力するものであり、データレジスタ２６は書き込み動
作時の書き込みデータをメモリ２０へ出力するものであ
る。リードデータレジスタ２５は、メモリ２０の読み出
しデータを信号線１０５から入力保持し、信号線１０６
へ出力するものである。信号線１１１は、トークン入力
部２１へ入力したトークンの行き先がメモリインタフェ
ース回路３０以外であるときに、トークン出力部２４ヘ
スルーバスするためのものである。信号線１１０は、ト
ークン入力部２１が入力したトークンがメモリアクセス
を指示しているときに、メモリ２０をアクセスするため
の制御信号を出力するためのものである。

トークン出力部２４は、メモリ読み出し動作時には信号
線１０６から、メモリアクセス以外のトークンとトーク
ン入力部２１が入力したときは信号線１１１から、終了
トークン出力回路１０がプロセス終了の書き込みを行っ
た時には信号線１０３から入力を行い、信号ｖＡ１０７
ヘトークンとして出力する。

次に、本実施例の動作を、第１のプロセスの処理結果が
メモリ２０に書き込まれ、続く第２のプロセスがその処
理結果をメモリ２０から読み出して処理する場合につい
て説明する。

第１のプロセスにおいて、信号線１０９からトークン入
力部２１にメモリ書き込みのトークンが入力されると、
トークンの指示に従って、終了トークン出力回路１０の
アドレスレジスタ１１に、信号線１０４によってメモリ
２０をアクセスするアドレスを入力し保持させる。一方
、終了アドレスレジスタ１２に、信号線１０４によって
第１のプロセスの書き込み終了アドレスを入力し保持さ
せる。また、出力トークンレジスタ１４に、信号線１０
４によりプロセス終了時に出力する終了トークンを入力
し保持させる。

さらに、データレジスタ２６に、信号ｙＡ１０４によっ
てメモリ２０への書き込みデータを保持させる。そして
、信号線１１０によるメモリ２０をアクセスするための
制御信号により、メモリ２０へのデータの書き込み動作
が開始される。

比較部１３は、書き込み動作が開始されるのに同期して
、アドレスレジスタ１１の内容を信号線１００から、終
了アドレスレジスタ１２の内容を信号線１０１からそれ
ぞれ入力して比較する。書き込み動作が終了すれば、ア
ドレスレジスタ１１の内容と終了アドレスレジスタ１２
の内容とは一致するから、このとき終了信号を信号線１
０２によって出力トークンレジスタ１４に出力する。こ
れによりトークン出力部２４は、プロセス終了の書き込
みを信号線１０７ヘトークンとして出力する。

データフロープロセッサは、この終了トークンにより次
の第２のプロセスの起動が許されたことを知り、直ちに
メモリ２０の読み出し動作を開始する。

〔発明の効果〕

以上説明したように、本発明によれば、第１のプロセス
でメモリへ処理結果を書き込み、第２のプロセスでその
処理結果を読み出す処理をデータフロープロセッサで行
う場合に、第１のプロセスによるメモリ書き込みがすべ
て完了したことにより、第２のプロセスの起動をかける
ことができる。

このため第２のプロセスの起動を安全に行うことができ
る。即ち、メモリ書き込みに同期した終了トークンが出
力され、これを第２のプロセスの起動トークンとすれば
プロセス間での第２のプロセス起動の待ちオーバーヘッ
ド時間がなくなる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １０・・・・・・終了トークン出力回路１１・・・・・
・アドレスレジスタ １２・・・・・・終了アドレスレジスタ１３・・・・・
・比較部 １４・・・・・・出力トークンレジスタ２０・・・・・
・メモリ ２１・・・・・・トークン入力部 ２２．２３　・・・・データフロープロセッサ　−２４
・・・・・・トークン出力部 ２５・・・・・・リードデータレジスタ２６・・・・・
・データレジスタ ３０・・・・・・メモリインタフェース回路１００〜１
１１・・・信号線

Claims (1)

【特許請求の範囲】
1. （１）リング状に接続された複数のデータフロープロセ
   ッサとメモリとの間に接続され、前記データフロープロ
   セッサから入力されるトークンの指示により前記メモリ
   に対して読み出し書き込み動作を実行するメモリインタ
   フェース回路における終了トークン出力回路であって、 前記メモリをアクセスするアドレスを保持するアドレス
   レジスタと、 終了アドレスを入力保持する終了アドレスレジスタと、 トークンの入力によりメモリ書き込みが指示されたとき
   前記アドレスレジスタの値と前記終了アドレスの値とを
   比較して終了信号を出力する比較部と、 終了トークンを入力保持し前記比較部からの終了信号の
   入力により保持した終了トークンを出力する出力トーク
   ンレジスタとを備えることを特徴とする終了トークン出
   力回路。