JPH03182959A - 高速コプロセサインタフェース機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コプロセサを有する計算機装置において、マ
スタプロセサを介することなく、コプロセサにデータを
転送する機構に関する。

〔従来の技術〕

従来の、コプロセサを有する計算機システムでは、マス
タプロセサが命令を実行中に、コプロセサ用命令を見つ
けるとそれをコプロセサに転送して処理をおこなわせる
。処理に必要なデータがコプロセサ内にない場合は、マ
スタプロセサが外部メモリからデータを読出しコプロセ
サに転送して処理をおこなわせる。なお、この種の機構
として例えばモトローラ・インク、エムシー６８８８１
フローテイングポイントコプロセサ・ユーザーズマニュ
アル（ＭｏＬｏｒｏｌａ　　Ｉｎｃ−ＭＣ６８８８１Ｆ
ｌｏａｔｉｎｇ　　Ｐｏ１ｎｔＰｒｏｃｅｓｓｅｒ　　
Ｕｓｅｒ’　　ｓ　　Ｍａｎｕａｌ　　１９８５）に記
載されている。

（発明が解決しようとする課題） 上記従来技術は、マスタプロセサが自分の使わない命令
やデータを一度読み込んだ後に、コプロセサに転送する
という手順をとるため、時間を要する。

本発明の目的は、マスタプロセサからコプロセサへのデ
ータ転送を不要とすることにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は文字、数値等のデ
ータをマスタプロセサが読出すことを検知する手段と、
その文字、数値等のデータをマスタプロセサを介するこ
となくコプロセサに転送する手段を備えたことを特徴と
する。

〔作用〕

本発明によれば、マスタプロセサがコプロセサに処理さ
せるデータをメモリから読出すのと同時にコプロセサに
データが転送される。それによって、マスタプロセサか
らコプロセサにデータを転送する動作が不要となるので
、より高速なデータ処理ができる。

〔実施例〕

以下、本発明の一実施例を第工図、第２図、第３図によ
り説明する。

第１図において、１はマスタプロセサである。

２は各種データ、プログラム等が格納されているメモリ
である。３はコプロセサである。４はシステムバスであ
る。５はデータ制御手段であって、アドレステーブルＡ
ＴＢＩＩ、アドレス比較部ＡＣＰ１２．コプロセサ制御
部ＣＩ　Ｆ　１３を有する。

ＡＴＢｌ　１には、数値・文字等の、コプロセサ３に処
理させたいデータが収められているメモリ２中のアドレ
スのページ番号が格納されている。

ＡＣＰ１２は、システムバス４上にマスタプロセサ１か
ら出力されるメモリアドレスを常時監視しており、ＡＴ
Ｉ３１１の内容と比較している。システムバス４上に出
力されたアドレスがＡＴＢｌｌの内容と一致した場合、
ＡＣＰ１２はＣＩＦ１３を起動する。ＣＩＦ１３は起動
されるとコプロセサ３をデータ書込みモードにする。

これら一連の動作により、マスタプロセサ１が数値・文
字等のデータを読出す際には、そのデータがコプロセサ
３にも同時に転送される。

第２図はＡＴＢｌ　１の構造の一例を示す図である。１
０はマスタプロセサエからシステムバス４上に出力され
るメモリアドレスである。アドレスの上位ピッ１−１例
えば１０ピッ１−はページ番号を示す。このページ番号
がＡＴＢ　１１の内にあるものと一致すれば、そのペー
ジ番号内のアドレスに収められたデータはコプロセサ３
に処理させるデータと判断する。

第３図は、本実施例における、データ制御手段５の動作
を示すフローチャートである。

ステップＳ１において、マスタプロセサ１からシステム
バス４上にメモリアドレスが出力される。

ステップＳ２において、コプロセサ３用のデータかどう
かをＡＴＢＩＩ、ＡＣＰ１２を用いて判断する。コプロ
セサ３用のデータだった場合のみ次のステップＳ３に進
み、ＣＩＦ１３は、コプロセサ３を書込みモードにする
。次のステップＳ５によって、コプロセサにデータが書
込まれる。

ステップＳ４終了後、あるいは、ステップＳ２において
判定がＮＯとなった場合には、データ制御手段５は待機
状態に入り、ステップＳ１でアドレスが出力されるのを
待つ。

なお、上述の実施例では、コプロセサ３に処理・　５　
・ させるデータのメモリ空間を、データ制御手段５のＡＴ
Ｂ　１１で判断したが、このようにする代りに、メモリ
にその内容を示すためのデータ形式ビットを付加し、そ
のピッ１−の状態で、コプロセサ３に転送すべきデータ
かどうかを識別してもよい。

〔発明の効果〕

本発明によれば、コプロセサの演算用データをマスタプ
ロセサがメモリから読込んだ時点で、コプロセサには演
算用データが転送されているためマスタプロセサからコ
プロセサヘデータを転送する動作およびその動作に必要
な峙間を不要とすることができる。これにより、コプロ
セサの演算速度を高めることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図にあるＡ　ＴＢの構造を示すブロック図、
第３図は本発明実施例の制御手順の一例を示すフローチ
ャートである。 トマスタプロセサ、２・・・メモリ、３・・コプロセサ
、４　・システムバス、５・・・データ制御手段。 ・　６　・ １１ ・ＡＴＢ　。 １２・・　ＡＣＰ。 １３・・・ＣＩＦ。

Claims (1)

【特許請求の範囲】
1. １、主となる演算をおこなうマスタプロセサと、そのマ
   スタプロセサからデータと命令を転送されてそのデータ
   を処理するコプロセサを有する計算機システムにおいて
   、文字・数値等のコプロセサで処理するデータが記憶さ
   れているメモリ空間を、他のメモリ空間と識別する手段
   と、文字・数値等のデータをマスタプロセサが読出す際
   に、同じデータを、マスタプロセサを介することなく、
   コプロセサに転送する手段を具えたことを特徴とする高
   速コプロセサインタフェース機構。