JPS62219032A - 初期診断方式 - Google Patents
初期診断方式Info
- Publication number
- JPS62219032A JPS62219032A JP6170686A JP6170686A JPS62219032A JP S62219032 A JPS62219032 A JP S62219032A JP 6170686 A JP6170686 A JP 6170686A JP 6170686 A JP6170686 A JP 6170686A JP S62219032 A JPS62219032 A JP S62219032A
- Authority
- JP
- Japan
- Prior art keywords
- exception
- stack
- address
- rom
- stack pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 4
- 238000011084 recovery Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 101150065817 ROM2 gene Proteins 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
スタック構造のマイクロプロセッサで、例外処理からの
リターン情報をＲＯＭに持ち、そのアドレスをスタック
・ポインタで示すことにより、例外処理から復帰するこ
とを特徴とする初期診断方式である。
リターン情報をＲＯＭに持ち、そのアドレスをスタック
・ポインタで示すことにより、例外処理から復帰するこ
とを特徴とする初期診断方式である。
本発明は、スタック構造を持つマイクロプロセッサ（例
えばモトローラ社製６８０００やインテル社製８０８６
等）を有するシステムにおける初期診断方式に関するも
のである。
えばモトローラ社製６８０００やインテル社製８０８６
等）を有するシステムにおける初期診断方式に関するも
のである。
マイクロプロセッサを用いたシステムにおいて、初期診
断はＲＯＭのプログラムによって行われる。
断はＲＯＭのプログラムによって行われる。
スタック構造のマイクロプロセッサにおいて、スタック
のための特別なハードウェアを持たず、ＲＡＭで構成さ
れる主記憶装置を使用するような場合には、主記憶装置
の初期診断が終了するまで、スタックは使用出来ない。
のための特別なハードウェアを持たず、ＲＡＭで構成さ
れる主記憶装置を使用するような場合には、主記憶装置
の初期診断が終了するまで、スタックは使用出来ない。
初期診断において、まだスタックが使用出来ない状態で
、例外処理（割込みを伴なうような処理）を行う必要が
ある場合には、マイクロプロセッサの内部レジスタに、
ＰＣ（プログラム・カウンタ）やＰＳＷ（プログラム・
ステータス・ワード）等をセイプ／リセイブするような
インタフェースを用いていた。
、例外処理（割込みを伴なうような処理）を行う必要が
ある場合には、マイクロプロセッサの内部レジスタに、
ＰＣ（プログラム・カウンタ）やＰＳＷ（プログラム・
ステータス・ワード）等をセイプ／リセイブするような
インタフェースを用いていた。
第４図は従来例の動作を示すフローチャートである。第
４図のフローチャートで、先ず例外許可フラグをセット
し、リターンすべきアドレス及びＰＳＷを内部レジスタ
にセットする。その後、診断処理を行う。このとき、例
外が発生すると、主記憶装置等にスタック動作が行われ
るが、ダミーとして考えられる。例外処理において、例
外要因がリードされ、期待外の例外であれば、エラー表
示をする。期待するエラーであれば、内部レジスタから
ＰＳＷをリセイブし、内部レジスタからリターンすべき
アドレスをＰＣにセットし、元の処理に復帰する。この
ときに、スタックの情報は使わない。
４図のフローチャートで、先ず例外許可フラグをセット
し、リターンすべきアドレス及びＰＳＷを内部レジスタ
にセットする。その後、診断処理を行う。このとき、例
外が発生すると、主記憶装置等にスタック動作が行われ
るが、ダミーとして考えられる。例外処理において、例
外要因がリードされ、期待外の例外であれば、エラー表
示をする。期待するエラーであれば、内部レジスタから
ＰＳＷをリセイブし、内部レジスタからリターンすべき
アドレスをＰＣにセットし、元の処理に復帰する。この
ときに、スタックの情報は使わない。
従来の方式では、プログラムによって、ハード情報（Ｐ
ＳＷ、 リターン・アドレス等）をセイブ／リセイブ
しなければならないため、時間的にオーバヘッドとなる
。
ＳＷ、 リターン・アドレス等）をセイブ／リセイブ
しなければならないため、時間的にオーバヘッドとなる
。
本発明は、このような点に鑑みて創作されたものであっ
て、プログラムによるセイブ／リセイブをなくし、時間
的なオーバヘッドをなくすることが出来るようになった
初期診断方式を提供することを目的としている。
て、プログラムによるセイブ／リセイブをなくし、時間
的なオーバヘッドをなくすることが出来るようになった
初期診断方式を提供することを目的としている。
要約すると、本発明の特徴は、ＲＯＭをあたかもスタッ
クとして使用することにある。第１図は本発明が適用さ
れる計算機システムのハードウェア構成例を示す図であ
る。第１図において、１はマイクロプロセッサ、２はＲ
ＯＭ、３はパリティ生成＆チェッカ、４は主記憶装置、
５は入出力装置、６はスタック・ポインタ、７は内部レ
ジスタをそれぞれ示している。マイクロプロセッサ１は
、内部にスタック・ポインタ６や内部レジスタ７等を有
している。パリティ生成＆チェッカ３によって主記憶装
置４からの読出データにパリティ・エラーが検出される
と、マイクロプロセッサ１に割込みがかけられ、マイク
ロプロセッサ１は割込み処理を行う。
クとして使用することにある。第１図は本発明が適用さ
れる計算機システムのハードウェア構成例を示す図であ
る。第１図において、１はマイクロプロセッサ、２はＲ
ＯＭ、３はパリティ生成＆チェッカ、４は主記憶装置、
５は入出力装置、６はスタック・ポインタ、７は内部レ
ジスタをそれぞれ示している。マイクロプロセッサ１は
、内部にスタック・ポインタ６や内部レジスタ７等を有
している。パリティ生成＆チェッカ３によって主記憶装
置４からの読出データにパリティ・エラーが検出される
と、マイクロプロセッサ１に割込みがかけられ、マイク
ロプロセッサ１は割込み処理を行う。
第２図はＲＯＭの構成を示す図である。ＲＯＭ２のＡ番
地には、初期診断時における例外処理からリターンすべ
きアドレス及びＰＳＷが予め書き込まれている。
地には、初期診断時における例外処理からリターンすべ
きアドレス及びＰＳＷが予め書き込まれている。
第３図は本発明の初期診断時の動作を示すツーチャート
である。第３図のフローチャートで先ず例外許可フラグ
を内部レジスタ７にセットし、リターン情報が格納され
ている記憶場所を示すアドレスＡをスタック・ポインタ
６にセットする。その後に診断を行う。このとき、例外
（割込みと同義）が発生すると、スタック・ポインタ６
がＲＯＭ内アドレスＡを示しているので、ＲＯＭ２に対
してスタック動作をする。実際には、ＲＯＭ２にはライ
ト不可であるのでＮＯＰとして扱われる。
である。第３図のフローチャートで先ず例外許可フラグ
を内部レジスタ７にセットし、リターン情報が格納され
ている記憶場所を示すアドレスＡをスタック・ポインタ
６にセットする。その後に診断を行う。このとき、例外
（割込みと同義）が発生すると、スタック・ポインタ６
がＲＯＭ内アドレスＡを示しているので、ＲＯＭ２に対
してスタック動作をする。実際には、ＲＯＭ２にはライ
ト不可であるのでＮＯＰとして扱われる。
スタック動作が終了すると、スタック・ポインタ６はア
ドレスＡ−ΔＡを示す。例外処理において、例外要因が
リードされ、期待外の例外であれば、エラー表示をする
。期待するエラーであれば、ＲＴＮ （リターン）命令
を実行する。スタック・ポインタ６の示すアドレスには
、予めリターン情報が格納されており、元の処理に復帰
できる。
ドレスＡ−ΔＡを示す。例外処理において、例外要因が
リードされ、期待外の例外であれば、エラー表示をする
。期待するエラーであれば、ＲＴＮ （リターン）命令
を実行する。スタック・ポインタ６の示すアドレスには
、予めリターン情報が格納されており、元の処理に復帰
できる。
以上の説明から明らかなように、本発明によれば、スタ
ック構造のマイクロプロセッサを持つシステムにおける
初期診断時に、プログラムによるセイブ／リセイブをな
くすることが出来、時間的なオーバヘッドを軽減するこ
とが出来る。
ック構造のマイクロプロセッサを持つシステムにおける
初期診断時に、プログラムによるセイブ／リセイブをな
くすることが出来、時間的なオーバヘッドを軽減するこ
とが出来る。
第１図は本発明が適用される計算機システムのハードウ
ェア構成例を示す図、第２図はＲＯＭの構成を示す図、
第３図は本発明の初期診断時の動作を示すフローチャー
ト、第４図は従来例の動作を示すフローチャートである
。 １・・・マイクロプロセッサ、２・・・ＲＯＭ、３・・
・パリティ生成＆チェッカ、４・・・主記憶装置、５・
・・入出力装置、６・・・スタック・ポインタ、７・・
・内部レジスタ。
ェア構成例を示す図、第２図はＲＯＭの構成を示す図、
第３図は本発明の初期診断時の動作を示すフローチャー
ト、第４図は従来例の動作を示すフローチャートである
。 １・・・マイクロプロセッサ、２・・・ＲＯＭ、３・・
・パリティ生成＆チェッカ、４・・・主記憶装置、５・
・・入出力装置、６・・・スタック・ポインタ、７・・
・内部レジスタ。
Claims (1)
- スタック構造のマイクロプロセッサ（１）を有するシス
テムにおいて、例外処理からリターンするためのリター
ン情報をＲＯＭ（２）に持ち、そのアドレス（Ａ）をス
タック・ポインタ（６）で示すことにより、例外処理か
ら復帰することを特徴とする初期診断方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6170686A JPS62219032A (ja) | 1986-03-19 | 1986-03-19 | 初期診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6170686A JPS62219032A (ja) | 1986-03-19 | 1986-03-19 | 初期診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62219032A true JPS62219032A (ja) | 1987-09-26 |
Family
ID=13178943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6170686A Pending JPS62219032A (ja) | 1986-03-19 | 1986-03-19 | 初期診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62219032A (ja) |
-
1986
- 1986-03-19 JP JP6170686A patent/JPS62219032A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62219032A (ja) | 初期診断方式 | |
| JP2849189B2 (ja) | 例外処理システム | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPS59172044A (ja) | 命令制御方式 | |
| JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JP2715933B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPH02118729A (ja) | 情報処理装置 | |
| JPS62166444A (ja) | プログラムデバツグ装置 | |
| JPS62269237A (ja) | デ−タプロセツサ | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPS62133533A (ja) | 電子計算機システムにおけるｏｓの切換方式 | |
| JPS6338729B2 (ja) | ||
| JPS621042A (ja) | 電子計算機 | |
| JPH02120937A (ja) | 情報処理装置 | |
| JPH01306930A (ja) | マイクロプロセッサ | |
| JPH0232651B2 (ja) | ||
| JPS609294B2 (ja) | 電子計算機におけるトレ−ス方式 | |
| JPS58166454A (ja) | デ−タ処理装置 | |
| JPH03182959A (ja) | 高速コプロセサインタフェース機構 | |
| JPH02128223A (ja) | 演算処理装置 | |
| JPS63310040A (ja) | デ−タ採取方式 | |
| JPS61282937A (ja) | 情報処理装置 | |
| JPS6349946A (ja) | 演算処理装置 |