JPS62133533A - 電子計算機システムにおけるｏｓの切換方式 - Google Patents
電子計算機システムにおけるｏｓの切換方式Info
- Publication number
- JPS62133533A JPS62133533A JP27453885A JP27453885A JPS62133533A JP S62133533 A JPS62133533 A JP S62133533A JP 27453885 A JP27453885 A JP 27453885A JP 27453885 A JP27453885 A JP 27453885A JP S62133533 A JPS62133533 A JP S62133533A
- Authority
- JP
- Japan
- Prior art keywords
- registers
- address
- processor
- switching
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子算機システムにおけるＯＳの切換方式に関
する。
する。
従来、この種のＯＳ切換方式は、ＣＰＵのページング機
構を利用しＯＳごとに別々のページテーブルを持ち、全
ての実アドレス空ｊ１１１のページ４％ ’ｅそれぞれ
のＯＳのページテーブルに割り当て。
構を利用しＯＳごとに別々のページテーブルを持ち、全
ての実アドレス空ｊ１１１のページ４％ ’ｅそれぞれ
のＯＳのページテーブルに割り当て。
ｏ ｓ ｙ３換時にはページテーブルレジスタの内容を
別のページテーブルを指すように占き換えて行われてい
た。
別のページテーブルを指すように占き換えて行われてい
た。
」二連した従来のＯＳ切換方式はＣＰＵのページング機
構を１１１提としているのでページング機構を持たない
ＣＰＵでは実現することができないという欠点がある。
構を１１１提としているのでページング機構を持たない
ＣＰＵでは実現することができないという欠点がある。
本発明の電子に１算機システムにおけるＯＳの切換方式
は、プロセッサの全レジスタを退避する手段と、退避し
た全レジスタを復元する一ｐ段ど、実アドレス空間をア
クセスするプロセッサの実効アドレスを変更する手段と
をＪｌｌえ、現在実行中のＯＳが前記レジスタ退避手段
によってプロセッサの全レジスタを退避したのち、実ア
Ｉ・レス空間上の他のＯＳのベースアドレスを前記実効
アドレスを変更する手段によって設定すると同時に制御
を他のＯＳへ移し、他のＯＳはｒｉｉＪ記レジスタ復元
手段によって以前に退避していた全レジスタを復元し、
実アドレス空間に配置した複数のＯＳを切換するもので
ある。
は、プロセッサの全レジスタを退避する手段と、退避し
た全レジスタを復元する一ｐ段ど、実アドレス空間をア
クセスするプロセッサの実効アドレスを変更する手段と
をＪｌｌえ、現在実行中のＯＳが前記レジスタ退避手段
によってプロセッサの全レジスタを退避したのち、実ア
Ｉ・レス空間上の他のＯＳのベースアドレスを前記実効
アドレスを変更する手段によって設定すると同時に制御
を他のＯＳへ移し、他のＯＳはｒｉｉＪ記レジスタ復元
手段によって以前に退避していた全レジスタを復元し、
実アドレス空間に配置した複数のＯＳを切換するもので
ある。
したがって、ページング機構のないＣＰＵでもＯＳ切換
ができる。
ができる。
次に１本発明の実施例について図面を参照して訂ＭＩに
説明する。
説明する。
第１図は本発明の電子シ１算機システムにおけるＯＳの
切換方式の一実施例の実効アドレスを変更する手段のブ
ロック図である。ＯＳのベースアドレスをＣＰＵのデー
タｌにのせ、ＯＳ切換命令信号２によってＯＳ切換レジ
スタ３にセントすると、それ以後のＣＰＵの生成する実
効アドレス４はアドレス加算器５によって加算され、デ
コーダ６を通してメモリ７に供給される。
切換方式の一実施例の実効アドレスを変更する手段のブ
ロック図である。ＯＳのベースアドレスをＣＰＵのデー
タｌにのせ、ＯＳ切換命令信号２によってＯＳ切換レジ
スタ３にセントすると、それ以後のＣＰＵの生成する実
効アドレス４はアドレス加算器５によって加算され、デ
コーダ６を通してメモリ７に供給される。
第２図は本実施例における２つのＯＳが配置された実ア
Ｉ・レス空間を示す図である。１番１］のＯＳ８は全レ
ジスタを退避した後に２番］」のＯＳ９のベースアドレ
スＩＯを第１図のＣＰＵのデータ１としてＯＳ切換命令
信号２によってＯＳ切換レジスタ３にセットしておけば
ＣＰＵが次のアドレスにある命令をフェッチしようとす
るタイミングで実効アドレス４を生成し、アドレス加算
器５にて加算されデコーダ６を通した結果第２図の２番
１」のＯＳ９の命令をフェッチすることができる。この
ようにして制ｊ２１を得たＯＳ９は以１）ｉに退避して
いた全レジスタを復元した後に必要な動作を行うことが
できる。２番１］のＯＳ９から１番１１のＯＳ８へのＯ
Ｓ切換も以」二の説明によって可能なことは明らかであ
る。
Ｉ・レス空間を示す図である。１番１］のＯＳ８は全レ
ジスタを退避した後に２番］」のＯＳ９のベースアドレ
スＩＯを第１図のＣＰＵのデータ１としてＯＳ切換命令
信号２によってＯＳ切換レジスタ３にセットしておけば
ＣＰＵが次のアドレスにある命令をフェッチしようとす
るタイミングで実効アドレス４を生成し、アドレス加算
器５にて加算されデコーダ６を通した結果第２図の２番
１」のＯＳ９の命令をフェッチすることができる。この
ようにして制ｊ２１を得たＯＳ９は以１）ｉに退避して
いた全レジスタを復元した後に必要な動作を行うことが
できる。２番１］のＯＳ９から１番１１のＯＳ８へのＯ
Ｓ切換も以」二の説明によって可能なことは明らかであ
る。
本実施例では２つのＯＳを１ｔノ提にしているが、これ
が３つ以上のＯＳであっても本発明が適用できることは
明らかである。
が３つ以上のＯＳであっても本発明が適用できることは
明らかである。
以」二説明したように本発明は、線型のアドレッシング
が可能な実アドレス空間の実効アドレスを命令で変更で
きるようにしたことにより、ベージング機構のないＣＰ
ＵでもＯＳ切換ができる効果がある。
が可能な実アドレス空間の実効アドレスを命令で変更で
きるようにしたことにより、ベージング機構のないＣＰ
ＵでもＯＳ切換ができる効果がある。
第１図は本発明の電子計算機におけるＯＳの切換方式に
用いる実効アドレスを変更する手段の一例を示すブロッ
ク図、第２図は、本発明の詳細な説明するために実アド
レス空間にＯＳを配置したー・実施例を示す図である。 ■・・・ＣＰＵのデータ、２・・・ＯＳ切換命令信壮。 ３・・・ＯＳ切換レジスタ。 ４・・・ＣＰＵの実効アドレス、 ５・・・アドレス加算器、６・・・デコーダ、７・・・
メモリ、 ８・・・１番１１のＯＳ，９・・・２
番１−１のＯＳ， １０・・・２番目のＯＳ８のベースアドレス。 特許出願人 日木電気株式会社 −８％ 、 、／ 薬効アドレス
用いる実効アドレスを変更する手段の一例を示すブロッ
ク図、第２図は、本発明の詳細な説明するために実アド
レス空間にＯＳを配置したー・実施例を示す図である。 ■・・・ＣＰＵのデータ、２・・・ＯＳ切換命令信壮。 ３・・・ＯＳ切換レジスタ。 ４・・・ＣＰＵの実効アドレス、 ５・・・アドレス加算器、６・・・デコーダ、７・・・
メモリ、 ８・・・１番１１のＯＳ，９・・・２
番１−１のＯＳ， １０・・・２番目のＯＳ８のベースアドレス。 特許出願人 日木電気株式会社 −８％ 、 、／ 薬効アドレス
Claims (1)
- 【特許請求の範囲】 線型のアドレッシングが可能な実アドレス空間に複数の
ＯＳを配置したメモリとプロセッサで構成される電子計
算機システムにおいて、 プロセッサの全レジスタを退避する手段と、退避した全
レジスタを復元する手段と、前記実アドレス空間をアク
セスするプロセッサの実効アドレスを変更する手段とを
備え、現在実行中のＯＳが前記レジスタ退避手段によっ
てプロセッサの全レジスタを退避したのち、前記実アド
レス空間上の他のＯＳのベースアドレスを前記実効アド
レスを変更する手段によって設定すると同時に制御を他
のＯＳへ移し、他のＯＳは前記レジスタ復元手段によっ
て以前に退避していた全レジスタを復元し、実アドレス
空間に配置した複数のＯＳを交互に動作させることを特
徴とする電子計算機システムにおけるＯＳの切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27453885A JPS62133533A (ja) | 1985-12-05 | 1985-12-05 | 電子計算機システムにおけるｏｓの切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27453885A JPS62133533A (ja) | 1985-12-05 | 1985-12-05 | 電子計算機システムにおけるｏｓの切換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62133533A true JPS62133533A (ja) | 1987-06-16 |
Family
ID=17543103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27453885A Pending JPS62133533A (ja) | 1985-12-05 | 1985-12-05 | 電子計算機システムにおけるｏｓの切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62133533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7503049B2 (en) | 2003-05-29 | 2009-03-10 | Panasonic Corporation | Information processing apparatus operable to switch operating systems |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129846A (en) * | 1978-03-31 | 1979-10-08 | Hitachi Ltd | Emulator system |
-
1985
- 1985-12-05 JP JP27453885A patent/JPS62133533A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129846A (en) * | 1978-03-31 | 1979-10-08 | Hitachi Ltd | Emulator system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7503049B2 (en) | 2003-05-29 | 2009-03-10 | Panasonic Corporation | Information processing apparatus operable to switch operating systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544054B2 (ja) | ||
| JPH0195347A (ja) | アドレス変換方式 | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| JPH0523447B2 (ja) | ||
| JPS62133533A (ja) | 電子計算機システムにおけるｏｓの切換方式 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPS62120542A (ja) | 情報処理装置 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPH0322161A (ja) | パーソナルコンピュータの拡張ボード制御方式 | |
| JPS6225334A (ja) | 命令処理方式 | |
| JPH0353320A (ja) | マイクロプログラム制御方式 | |
| JPS62166444A (ja) | プログラムデバツグ装置 | |
| JPH02120937A (ja) | 情報処理装置 | |
| JPS62219032A (ja) | 初期診断方式 | |
| JPS62217326A (ja) | 複数ｏｓ格納切替可能コンピユ−タ | |
| JPS6338729B2 (ja) | ||
| JPS6273335A (ja) | スタツク管理方式 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPS598060A (ja) | マイクロ・プロセツサ | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPS62269237A (ja) | デ−タプロセツサ | |
| JPS6344235A (ja) | デ−タ処理装置 | |
| JPH02118729A (ja) | 情報処理装置 | |
| JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
| JPS626329A (ja) | デ−タ転送回路 |