JPH03127204A - プログラマブルコントローラと入出力装置の間の通信方法 - Google Patents
プログラマブルコントローラと入出力装置の間の通信方法Info
- Publication number
- JPH03127204A JPH03127204A JP1266532A JP26653289A JPH03127204A JP H03127204 A JPH03127204 A JP H03127204A JP 1266532 A JP1266532 A JP 1266532A JP 26653289 A JP26653289 A JP 26653289A JP H03127204 A JPH03127204 A JP H03127204A
- Authority
- JP
- Japan
- Prior art keywords
- information
- input
- programmable controller
- output
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 16
- 230000015654 memory Effects 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000000694 effects Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 241000862969 Stella Species 0.000 description 3
- 241000255925 Diptera Species 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラマブルコントローラと入出力装置との
間の通信方法に関し、詳しくは、プログラマブルコント
ローラと入出力装置とが情報転送メモリに同時アクセス
が可能な通信方法に関する。
間の通信方法に関し、詳しくは、プログラマブルコント
ローラと入出力装置とが情報転送メモリに同時アクセス
が可能な通信方法に関する。
従来のプログラマブルコントローラと入出力装置との間
の接続構成を第５図に示す。第５図において、入出力袋
ｒ１ｔ２０は制御対象機器から入力した情報をプログラ
マブルコントローラ１０の取扱う信号形態に変換し、転
送情報用メモリ１２２に書き込む処理ト、プログラマブ
ルコントローラ１０により転送情報用メモＩＪ ２２に
書き込まれた情報を読出し、制御対象機器の取り扱う信
号形態に変換して出力する。情報転送メモｌ ２０に対
する情報の書き込みおよび読出しくアクセスと称す）は
プログラマブルコントローラｌＯおよび入出力装置内に
設けられた中央演算処理装置（ＣＰＵ）１１．２１によ
りそれぞれ実行される。したがって、プログラマブルコ
ントローラ１０のＣＰ Ｕ １１が情報転送用メモリｎ
にアクセスするときはＣＰＵ２１に対してアクセス要求
のメツセージ信号を送信し、また、アクセスが終了した
ときにアクセス終了のメツセージ信号を送信する。
の接続構成を第５図に示す。第５図において、入出力袋
ｒ１ｔ２０は制御対象機器から入力した情報をプログラ
マブルコントローラ１０の取扱う信号形態に変換し、転
送情報用メモリ１２２に書き込む処理ト、プログラマブ
ルコントローラ１０により転送情報用メモＩＪ ２２に
書き込まれた情報を読出し、制御対象機器の取り扱う信
号形態に変換して出力する。情報転送メモｌ ２０に対
する情報の書き込みおよび読出しくアクセスと称す）は
プログラマブルコントローラｌＯおよび入出力装置内に
設けられた中央演算処理装置（ＣＰＵ）１１．２１によ
りそれぞれ実行される。したがって、プログラマブルコ
ントローラ１０のＣＰ Ｕ １１が情報転送用メモリｎ
にアクセスするときはＣＰＵ２１に対してアクセス要求
のメツセージ信号を送信し、また、アクセスが終了した
ときにアクセス終了のメツセージ信号を送信する。
一方、入出力ｇ ｒｌ ２１） （７） ＣＰ Ｕ２１
４８ コｆ） ／ ｙ セ−シ（１号を受信し、プログ
ラマブルコントローラ１０のＣＰ Ｕ ｕが情報転送用
メモリ１２２にアクセスしているときは、情報メモ＋３
２２に対するアクセスを停止している。
４８ コｆ） ／ ｙ セ−シ（１号を受信し、プログ
ラマブルコントローラ１０のＣＰ Ｕ ｕが情報転送用
メモリ１２２にアクセスしているときは、情報メモ＋３
２２に対するアクセスを停止している。
しかしながら、上述のプログラマブルコントローラと入
出力装置との間の通信方法では、たとえばプログラマブ
ルコントローラｌＯから情報転送用メモＩＪ ２２に全
ての情報の書き込みを終了しないと、入出力袋ｒＩＬ２
ｏ＠では読み出しができないことになり、入出力ｆ！置
の通信処理の高速化のための大きな障害となっていた。
出力装置との間の通信方法では、たとえばプログラマブ
ルコントローラｌＯから情報転送用メモＩＪ ２２に全
ての情報の書き込みを終了しないと、入出力袋ｒＩＬ２
ｏ＠では読み出しができないことになり、入出力ｆ！置
の通信処理の高速化のための大きな障害となっていた。
そこで、本発明の目的は上述の点に鑑みてプログラマブ
ルコントローラと入出力、ｆｃ置の情報転送用メモリに
対する同時アクセスを可能とすると共に、混信を避ける
ことができるプログラマブルコントローラと入出力装置
との間の通信方法を提供することにある。
ルコントローラと入出力、ｆｃ置の情報転送用メモリに
対する同時アクセスを可能とすると共に、混信を避ける
ことができるプログラマブルコントローラと入出力装置
との間の通信方法を提供することにある。
このような目的を達成するために、本発明は、プログラ
マブルコントローラと、当該プログラマブルコントロー
ラから出力される出力情報を制御対象機器に転送する入
出力装置との間に、前記プログラマブルコントローラお
よび前記入出力装置により同時にアクセス可能な情報転
送用のメモリを設け、当該情報転送用メモリの前記出力
↑Ｒ報の格納領域を４１数に分割し、前記プログラマブ
ルコントローラは当該分割した格納領域に前記出力情報
を書き込む前に当該格納領域に書き込みを行う旨のアク
セス情報を前記情報転送用メモリの特定領域に書き込み
、前記出力情報の書き込みが終了したときは当該書き込
みの終了した格納領域を示すアクセス情報を前記特定領
域に書き込み、前記入出力ｆ！置は、前記特定領域のア
クセス情報を読出し、当該続出したアクセス情報に基き
、書き込みが終了した格納領域を検出し、当該検出した
格納領域の出力情報を読出すことを特徴とする特また、
前記入出力装置は前記出力情報の読出しが終了したとき
は尚該読出しの終了した格納領域を示すアクセス情報を
前記特定領域に書き込み、前記プログラマブルコントロ
ーラは当該アクセス情■）に苓き、読出しの終了した格
納領域に新たな出力情報をビｉ′：き込むことを特徴と
する。
マブルコントローラと、当該プログラマブルコントロー
ラから出力される出力情報を制御対象機器に転送する入
出力装置との間に、前記プログラマブルコントローラお
よび前記入出力装置により同時にアクセス可能な情報転
送用のメモリを設け、当該情報転送用メモリの前記出力
↑Ｒ報の格納領域を４１数に分割し、前記プログラマブ
ルコントローラは当該分割した格納領域に前記出力情報
を書き込む前に当該格納領域に書き込みを行う旨のアク
セス情報を前記情報転送用メモリの特定領域に書き込み
、前記出力情報の書き込みが終了したときは当該書き込
みの終了した格納領域を示すアクセス情報を前記特定領
域に書き込み、前記入出力ｆ！置は、前記特定領域のア
クセス情報を読出し、当該続出したアクセス情報に基き
、書き込みが終了した格納領域を検出し、当該検出した
格納領域の出力情報を読出すことを特徴とする特また、
前記入出力装置は前記出力情報の読出しが終了したとき
は尚該読出しの終了した格納領域を示すアクセス情報を
前記特定領域に書き込み、前記プログラマブルコントロ
ーラは当該アクセス情■）に苓き、読出しの終了した格
納領域に新たな出力情報をビｉ′：き込むことを特徴と
する。
さらに、本発明は、フ”ロクラマブルコントローフと、
ｆ！ｆ制御ズコ虫＋Σと器から出力される入力情報を当
該プログラマブルコントローラに転送する入出力装置と
Ｑ）間に前記プログラマブルコントローラおよび前記入
出力装置により同時にアクセス可能な情報転店月のメモ
リを設け、当該情報用転送用メモリσ）前記入カイ１ｖ
ｑ４ｉの格納領域を複数に分割し、前記入出力装置は当
該分割した格納領域に前記入力情報を書き込む前に当該
格納如域に書き込みを行う旨のアクセス情報を前記情報
転送用メモリの特定領域に書き込み、前記入力情報の書
き込みが終了したときは当該書き込みの終了した格納領
域を示すアクセス情報を前記特定領域に書き込み、前記
プログラマブルコントローラは、前６ピ特定領域のアク
セス情報を読出し、当該読出したアクセス情報に基き、
書き込みが終了した格納領域を検出し、当該検出した格
納領域の入力情報を読出すことを特徴とする。
ｆ！ｆ制御ズコ虫＋Σと器から出力される入力情報を当
該プログラマブルコントローラに転送する入出力装置と
Ｑ）間に前記プログラマブルコントローラおよび前記入
出力装置により同時にアクセス可能な情報転店月のメモ
リを設け、当該情報用転送用メモリσ）前記入カイ１ｖ
ｑ４ｉの格納領域を複数に分割し、前記入出力装置は当
該分割した格納領域に前記入力情報を書き込む前に当該
格納如域に書き込みを行う旨のアクセス情報を前記情報
転送用メモリの特定領域に書き込み、前記入力情報の書
き込みが終了したときは当該書き込みの終了した格納領
域を示すアクセス情報を前記特定領域に書き込み、前記
プログラマブルコントローラは、前６ピ特定領域のアク
セス情報を読出し、当該読出したアクセス情報に基き、
書き込みが終了した格納領域を検出し、当該検出した格
納領域の入力情報を読出すことを特徴とする。
またさらに、前記プログラマブルコントローラは前記入
力情報の読出しが終了したときは当該読出しの終了した
格ｖＩ＠域を示すアクセス情報を前記特定領域に書き込
み、前記入出力装置は当該アクセス情報に基き、読出し
の終了した格納領域に新たな入力情報を書き込むことを
特徴とする。
力情報の読出しが終了したときは当該読出しの終了した
格ｖＩ＠域を示すアクセス情報を前記特定領域に書き込
み、前記入出力装置は当該アクセス情報に基き、読出し
の終了した格納領域に新たな入力情報を書き込むことを
特徴とする。
本発明では分割された格納領域を有する情報転送用メモ
リに設けた特定領域に各格納領域に対するアクセス（読
出し／書き込み）の可否ならびに書き込みの終了の有無
を示すアクセス情報を格納しておくことにより、同一の
格納領域に対するプログラマブルコントローラおよび入
出力装置の同時アクセスをｉ！！ける。また、上記アク
セス情報により書き込みの終了した格納領域から入出力
情報の読出しを行う。この結果、アクセス領域を異らせ
て書き込み処理および読出し処理が並行に行なわれ、通
信処理時間の短縮化が達成される。また、入出力情報の
書き込みの際にも前回の入出力情報の読出しが終了した
ことをアクセス情報により確認するので正しい通信処理
が行なわれる。
リに設けた特定領域に各格納領域に対するアクセス（読
出し／書き込み）の可否ならびに書き込みの終了の有無
を示すアクセス情報を格納しておくことにより、同一の
格納領域に対するプログラマブルコントローラおよび入
出力装置の同時アクセスをｉ！！ける。また、上記アク
セス情報により書き込みの終了した格納領域から入出力
情報の読出しを行う。この結果、アクセス領域を異らせ
て書き込み処理および読出し処理が並行に行なわれ、通
信処理時間の短縮化が達成される。また、入出力情報の
書き込みの際にも前回の入出力情報の読出しが終了した
ことをアクセス情報により確認するので正しい通信処理
が行なわれる。
以下図面を参照して本発明の実施例を詳細に説明する。
本実施例におけるプログラマブルコントローラと入出力
ｆｃｌｔの回路構成は第５図に示Ｔ従来例とほぼ同様の
構成とすることができるので、相違点についでのみ説明
することにする。
ｆｃｌｔの回路構成は第５図に示Ｔ従来例とほぼ同様の
構成とすることができるので、相違点についでのみ説明
することにする。
第１図は本発明実施例における情報転送用メモリ２２の
出力メモリの（第５図参照）のアドレス構成を示す。
出力メモリの（第５図参照）のアドレス構成を示す。
第１図において、出力メモリの転速情報記憶領域は第１
〜第３領域２２−１〜２２−３に分割されている。さら
に、アクセスしているプロセッサやアクセス状態を示す
アクセス情報を格納する領域な−５が設げられている。
〜第３領域２２−１〜２２−３に分割されている。さら
に、アクセスしているプロセッサやアクセス状態を示す
アクセス情報を格納する領域な−５が設げられている。
入力メモリも１司様の構成となっている。
第２図は第１図に示すアクセス情報領域２２−５に格納
する情報およびその格納アドレスを示す。
する情報およびその格納アドレスを示す。
第２図において、アドレス情報は実行１０セクサコード
３１．アクセス有無情報３２オよび書き込みフラグ情報
おから構成されている。実行１０セツサコード３１は現
在アクセスを実行している１０セツサを示す。アクセス
有無情報３２はアクセスしているか否かを示す。なお実
行プロセッサコードにアクセス無しを示すコードを追加
すれば、このコードは特に必要ない。書き込みフラグ情
報おはプログラマブルコントローラｌＯによる書き込み
処理が終了しているか又は入出力装置１２０の読出し終
了しているかのいずれかの状態を示す。このようなアド
レス情報を格納する領域が分割された第１〜第３領域に
対応させて設けられている。
３１．アクセス有無情報３２オよび書き込みフラグ情報
おから構成されている。実行１０セツサコード３１は現
在アクセスを実行している１０セツサを示す。アクセス
有無情報３２はアクセスしているか否かを示す。なお実
行プロセッサコードにアクセス無しを示すコードを追加
すれば、このコードは特に必要ない。書き込みフラグ情
報おはプログラマブルコントローラｌＯによる書き込み
処理が終了しているか又は入出力装置１２０の読出し終
了しているかのいずれかの状態を示す。このようなアド
レス情報を格納する領域が分割された第１〜第３領域に
対応させて設けられている。
次に、プログラマブルコントローラ１０および入出力装
置加による出力情報の受は渡し手順を第３図および第４
区のフローチャートを参照して説明する。
置加による出力情報の受は渡し手順を第３図および第４
区のフローチャートを参照して説明する。
第３図はプログラマブルコントローラ１０のＣＰＵ１１
が実行する出力情報の書き込み処理手順を示す。
が実行する出力情報の書き込み処理手順を示す。
第４図は入出力装置加のＣＰＵ２１が実行する出力情報
の読出し処理手順を示す。
の読出し処理手順を示す。
なお、情報転送用メモＩＪ ２２の出力メモリは初期状
態にあるものとする。
態にあるものとする。
第３図において、プログラマブルコントローラ１０のＣ
Ｐ Ｕ ｕは第１領域２２−１のアクセス情報をアクセ
ス情報領域２２−５から読出す（ステップＳｌ）。この
アクセス情報により入出力装置１２０のＣＰＵ２１が第
１領域２２−１の読出しを終了していることおよびアク
セスしていないことを確認すると、プログラマブルコン
トローラ１０のＣＰＵ１１が第１領域にアクセスしてい
ることを示す情報をアクセス情報領域２２−５に書き込
む（ステップＳ２→Ｓ３）。
Ｐ Ｕ ｕは第１領域２２−１のアクセス情報をアクセ
ス情報領域２２−５から読出す（ステップＳｌ）。この
アクセス情報により入出力装置１２０のＣＰＵ２１が第
１領域２２−１の読出しを終了していることおよびアク
セスしていないことを確認すると、プログラマブルコン
トローラ１０のＣＰＵ１１が第１領域にアクセスしてい
ることを示す情報をアクセス情報領域２２−５に書き込
む（ステップＳ２→Ｓ３）。
続いて、プログラマブルコントローラ１０のＣＰＵ１１
は出力情報を第１領域２２−１に書き込む（ステップ８
４）。
は出力情報を第１領域２２−１に書き込む（ステップ８
４）。
第１領域２２−１への書き込みを終了すると、アクセス
情報領域器−５の第１領域２２−１の書き込み終了フラ
グをオン（ビ、 ） ＋１ｌ１１ ）に設定し、本制御
手順を終了する。以下、上述の手順を繰り返し実行して
第２＠域２２−２．第３領域な−３へ出力情報を書き込
む。
情報領域器−５の第１領域２２−１の書き込み終了フラ
グをオン（ビ、 ） ＋１ｌ１１ ）に設定し、本制御
手順を終了する。以下、上述の手順を繰り返し実行して
第２＠域２２−２．第３領域な−３へ出力情報を書き込
む。
一万、入出力装置加のＣＰＵ２１では第４図の制御手順
を繰り返し実行する。すなわち、第４図において、プロ
グラマブルコントローラｌＯのＣＰＵ１１が第１１１ｉ
ｌ域２２−１に書き込みを行っているときにはその旨の
アドレス情報が設定されている。また、第２１ＪＩ域２
２−２．第３領域２２−３の書き込みが終了していない
こともアドレス情報が示しているので入出力４ｔ［ｔ２
０のＣＰＵ２］はステラ１Ｓ１１→Ｓ １２の処理手順
を繰り返し実行しながら、書き込み終了となる領域が発
生するのを待つ。
を繰り返し実行する。すなわち、第４図において、プロ
グラマブルコントローラｌＯのＣＰＵ１１が第１１１ｉ
ｌ域２２−１に書き込みを行っているときにはその旨の
アドレス情報が設定されている。また、第２１ＪＩ域２
２−２．第３領域２２−３の書き込みが終了していない
こともアドレス情報が示しているので入出力４ｔ［ｔ２
０のＣＰＵ２］はステラ１Ｓ１１→Ｓ １２の処理手順
を繰り返し実行しながら、書き込み終了となる領域が発
生するのを待つ。
アドレス情報により、第１領域な−１が書き込み終了と
なったことを検出すると（ステラ７８１２）％入出力装
！！２０のＣＰＵ２１が第１領域２２−１にアクセス中
であることを示す情報をアクセス情報領域２２−５にｄ
き込む（ステラ７’ ８１３ ）。続いて、第１領域２
２−１から出力情報を読み出し、制御対象機器に続出（
た出力情報を出力する（ステップＳ１４ ）。
なったことを検出すると（ステラ７８１２）％入出力装
！！２０のＣＰＵ２１が第１領域２２−１にアクセス中
であることを示す情報をアクセス情報領域２２−５にｄ
き込む（ステラ７’ ８１３ ）。続いて、第１領域２
２−１から出力情報を読み出し、制御対象機器に続出（
た出力情報を出力する（ステップＳ１４ ）。
第１領域２２−１の出力情報の読出しが終了すると、ア
ドレス情報を初期設定し、１ｏグラマプルコントローラ
１０のＣＰ Ｕ １１の書き込み処理を可能とする（ス
テｙ７°Ｓ １５→Ｓ ｌｔｉ ）。入出力装置加のｃ
ｐｕ２１は上述の手順を繰り返し実行することにより、
第２領域皐−２，第３領域２２−３の出力情報を続出す
。
ドレス情報を初期設定し、１ｏグラマプルコントローラ
１０のＣＰ Ｕ １１の書き込み処理を可能とする（ス
テｙ７°Ｓ １５→Ｓ ｌｔｉ ）。入出力装置加のｃ
ｐｕ２１は上述の手順を繰り返し実行することにより、
第２領域皐−２，第３領域２２−３の出力情報を続出す
。
以上、説明したように、本実施例ではプログラマブルコ
ントローラ１０の（、’ Ｐ Ｕ １１が出力情報の書
き込み処理を行っていても入出力装置加のＣＰＵ２１が
書き込み処理の終了した情報を並行して読出すことがで
きる。このため、従来ではプログラマブルコントローラ
側による全ての出力情報の書き込みが終了するまでは入
出力ｆｅＩＩｌ側では読出し処理ができなかつたことに
比べると入出力装置の情報転送処理か高速化されること
は明らかである。
ントローラ１０の（、’ Ｐ Ｕ １１が出力情報の書
き込み処理を行っていても入出力装置加のＣＰＵ２１が
書き込み処理の終了した情報を並行して読出すことがで
きる。このため、従来ではプログラマブルコントローラ
側による全ての出力情報の書き込みが終了するまでは入
出力ｆｅＩＩｌ側では読出し処理ができなかつたことに
比べると入出力装置の情報転送処理か高速化されること
は明らかである。
なお、本実施例において、２つのＣＰＵに１１゜２１に
より情報転送用メモリ坐に同時アクセスするための回路
について言及しなかったが、情報転送用メモリにデュア
ルポートメモリと呼ばれる２つのＣＰＵからの同時アク
セス可能なメモリを用いればよく、メモリに対する２つ
のＣＰＵのアクセス処理自体は周知であるので詳細な説
明を省略した。
より情報転送用メモリ坐に同時アクセスするための回路
について言及しなかったが、情報転送用メモリにデュア
ルポートメモリと呼ばれる２つのＣＰＵからの同時アク
セス可能なメモリを用いればよく、メモリに対する２つ
のＣＰＵのアクセス処理自体は周知であるので詳細な説
明を省略した。
また、本実施例において、出力情報をプログラマブルコ
ントローラｌＯから入出力ｆｉｌｉｉ１２１）へ送信す
る例を示したが、入出力装置！２０からプログラマブル
コントローラｌＯへ入力情報を送信する場合は本例の逆
の処理手順を実行すればよい。
ントローラｌＯから入出力ｆｉｌｉｉ１２１）へ送信す
る例を示したが、入出力装置！２０からプログラマブル
コントローラｌＯへ入力情報を送信する場合は本例の逆
の処理手順を実行すればよい。
さらに、本実施例では情報転送用メモリ２２を入出力装
置加側に設置する例を示したが、プログラマブルコント
ローラｌＯ内やプログラマブルコントローラ１０と入出
力装置加の間に設けてもよいことは言うまでもない。加
えて、本実施例では第１領域から順に省き込み処理を行
い、第１領域から順に読出し処理を行う例を示したが、
書き込み処理読出し処理順が不規則でも良い。したがっ
て本実施例の通信方法では入出力装置側の出力情報の読
出し順を制御対象機器への送＠順に合わせて任意（こ可
変設定することも可能となる。この場合、予めフーログ
ラマブルコントローラ１０から入出力装置側へ読出し、
ｌ１ｒｌを指示入力し、この読出し順に従ってＣＰＵ２
１により読出し処理を行うことになる。
置加側に設置する例を示したが、プログラマブルコント
ローラｌＯ内やプログラマブルコントローラ１０と入出
力装置加の間に設けてもよいことは言うまでもない。加
えて、本実施例では第１領域から順に省き込み処理を行
い、第１領域から順に読出し処理を行う例を示したが、
書き込み処理読出し処理順が不規則でも良い。したがっ
て本実施例の通信方法では入出力装置側の出力情報の読
出し順を制御対象機器への送＠順に合わせて任意（こ可
変設定することも可能となる。この場合、予めフーログ
ラマブルコントローラ１０から入出力装置側へ読出し、
ｌ１ｒｌを指示入力し、この読出し順に従ってＣＰＵ２
１により読出し処理を行うことになる。
また本実施例では１つのメモリを複数の領域に分割する
例を示しているがｙ、数のメモリを選択するよう（こし
てもよいことは勿論である。この場合は格イ４へ領域を
メモリと読み換えればよく、また、メモリにデュアルポ
ートメモリを用いずバススイッチの切換えによりそれぞ
れ別個のメモリにアクセスすることになる。
例を示しているがｙ、数のメモリを選択するよう（こし
てもよいことは勿論である。この場合は格イ４へ領域を
メモリと読み換えればよく、また、メモリにデュアルポ
ートメモリを用いずバススイッチの切換えによりそれぞ
れ別個のメモリにアクセスすることになる。
ｕ上、説明したように本発明によれば、プログラマブル
コントローラおよび入出力ｉｆの間で授受する入出力情
報は、情報用転速メモリに書き込みが終了した後読出さ
れ、かつ、アクセス領域を異らせて貢き込み処理と読出
し処理は並行に行なわれる。このため、従来のように書
き込み処理と読出し処理を交互１こ行う場合に比べて情
報の転送時間が大幅に短縮される。ざらに入出力情報を
情報転送用メモリに書き込むときにも前の入出力情報が
読出されたことを確認するので、正しい入出力情報を転
送することができる。
コントローラおよび入出力ｉｆの間で授受する入出力情
報は、情報用転速メモリに書き込みが終了した後読出さ
れ、かつ、アクセス領域を異らせて貢き込み処理と読出
し処理は並行に行なわれる。このため、従来のように書
き込み処理と読出し処理を交互１こ行う場合に比べて情
報の転送時間が大幅に短縮される。ざらに入出力情報を
情報転送用メモリに書き込むときにも前の入出力情報が
読出されたことを確認するので、正しい入出力情報を転
送することができる。
第１図は本発明実施例の情報転送用メモリのアドレス構
成を示す説明図、第２区は本発明実施例のアクセス情報
領域のアドレス構成を示す説明図、第３図は本発明実施
例のプログラマフルコントローラが実行する制御手順を
示すフローチャート、第４図は本発明実施例の入出力装
置が実行する制御手順を示すフローチャート、第５区は
従来例のシステム横取を示すブロック図である。 ｌＯ：プログラマブルコントローラ、１１ 、２１ ：
ＣＰＵ。 購べ２ホ１蚊明（２） 揃 １ （２） 竿 □□□
成を示す説明図、第２区は本発明実施例のアクセス情報
領域のアドレス構成を示す説明図、第３図は本発明実施
例のプログラマフルコントローラが実行する制御手順を
示すフローチャート、第４図は本発明実施例の入出力装
置が実行する制御手順を示すフローチャート、第５区は
従来例のシステム横取を示すブロック図である。 ｌＯ：プログラマブルコントローラ、１１ 、２１ ：
ＣＰＵ。 購べ２ホ１蚊明（２） 揃 １ （２） 竿 □□□
Claims (1)
- 【特許請求の範囲】 １）プログラマブルコントローラと、当該プログラマブ
ルコントローラから出力される出力情報を制御対象機器
に転送する入出力装置との間に前記プログラマブルコン
トローラおよび前記入出力装置により同時にアクセス可
能な情報転送用のメモリを設け、当該情報転送用メモリ
の前記出力情報の格納領域を複数に分割し、前記プログ
ラマブルコントローラは当該分割した格納領域に前記出
力情報を書き込む前に当該格納領域に書き込みを行う旨
のアクセス情報を前記情報転送用メモリの特定領域に書
き込み、前記出力情報の書き込みが終了したときは当該
書き込みの終了した格納領域を示すアクセス情報を前記
特定領域に書き込み、前記入出力装置は、前記特定領域
のアクセス情報を読出し、当該読出したアクセス情報に
基き、書き込みが終了した格納領域を検出し、当該検出
した格納領域の出力情報を読出すことを特徴とするプロ
グラマブルコントローラと入出力装置の間の通信方式。 ２）前記入出力装置は前記出力情報の読出しが終了した
ときは当該読出しの終了した格納領域を示すアクセス情
報を前記特定領域に書き込み、前記プログラマブルコン
トローラは当該アクセス情報に基き、読出しの終了した
格納領域に新たな出力情報を書き込むことを特徴とする
請求項１に記載のプログラマブルコントローラと入出力
装置の間の通信方式。 ３）プログラマブルコントローラと、制御対象機器から
出力される入力情報を当該プログラマブルコントローラ
に転送する入出力装置との間に前記プログラマブルコン
トローラおよび前記入出力装置により同時にアクセス可
能な情報転送用のメモリを設け、当該情報用転送用メモ
リの前記入力情報の格納領域を複数に分割し、前記入出
力装置は当該分割した格納領域に前記入力情報を書き込
む前に当該格納領域に書き込みを行う旨のアクセス情報
を前記情報転送用メモリの特定領域に書き込み、前記入
力情報の書き込みが終了したときは当該書き込みの終了
した格納領域を示すアクセス情報を前記特定領域に書き
込み、前記プログラマブルコントローラは、前記特定領
域のアクセス情報を読出し、当該読出したアクセス情報
に基き、書き込みが終了した格納領域を検出し、当該検
出した格納領域の入力情報を読出すことを特徴とするプ
ログラマブルコントローラと入出力装置の間の通信方式
。 ４）前記プログラマブルコントローラは前記入力情報の
読出しが終了したときは当該読出しの終了した格納領域
を示すアクセス情報を前記特定領域に書き込み、前記入
出力装置は当該アクセス情報に基き、読出しの終了した
格納領域に新たな入力情報を書き込むことを特徴とする
請求項３に記載のプログラマブルコントローラと入出力
装置の間の通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266532A JP2522412B2 (ja) | 1989-10-13 | 1989-10-13 | プログラマブルコントロ―ラと入出力装置の間の通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266532A JP2522412B2 (ja) | 1989-10-13 | 1989-10-13 | プログラマブルコントロ―ラと入出力装置の間の通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127204A true JPH03127204A (ja) | 1991-05-30 |
| JP2522412B2 JP2522412B2 (ja) | 1996-08-07 |
Family
ID=17432187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1266532A Expired - Lifetime JP2522412B2 (ja) | 1989-10-13 | 1989-10-13 | プログラマブルコントロ―ラと入出力装置の間の通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522412B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326777A (ja) * | 1996-06-07 | 1997-12-16 | N T T Data Tsushin Kk | マルチメディアデータ伝送方法およびシステム |
| US11483419B2 (en) | 2019-08-08 | 2022-10-25 | Yokogawa Electric Corporation | Protocol converter connectable between field device and device control apparatus, and data transmission by protocol converter |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200303A (ja) * | 1983-04-27 | 1984-11-13 | Yokogawa Hokushin Electric Corp | プログラマブル制御装置 |
| JPS63141105A (ja) * | 1986-12-03 | 1988-06-13 | Mitsubishi Electric Corp | プログラマブルコントロ−ラ |
| JPH01169607A (ja) * | 1987-12-25 | 1989-07-04 | Toshiba Corp | プログラマブルコントローラ |
| JPH01284902A (ja) * | 1988-05-12 | 1989-11-16 | Toshiba Corp | プログラマブル・コントローラの伝送制御装置 |
-
1989
- 1989-10-13 JP JP1266532A patent/JP2522412B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200303A (ja) * | 1983-04-27 | 1984-11-13 | Yokogawa Hokushin Electric Corp | プログラマブル制御装置 |
| JPS63141105A (ja) * | 1986-12-03 | 1988-06-13 | Mitsubishi Electric Corp | プログラマブルコントロ−ラ |
| JPH01169607A (ja) * | 1987-12-25 | 1989-07-04 | Toshiba Corp | プログラマブルコントローラ |
| JPH01284902A (ja) * | 1988-05-12 | 1989-11-16 | Toshiba Corp | プログラマブル・コントローラの伝送制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326777A (ja) * | 1996-06-07 | 1997-12-16 | N T T Data Tsushin Kk | マルチメディアデータ伝送方法およびシステム |
| US11483419B2 (en) | 2019-08-08 | 2022-10-25 | Yokogawa Electric Corporation | Protocol converter connectable between field device and device control apparatus, and data transmission by protocol converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522412B2 (ja) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6113629B2 (ja) | ||
| JPH03127204A (ja) | プログラマブルコントローラと入出力装置の間の通信方法 | |
| US5121351A (en) | Floating point arithmetic system | |
| JPS592058B2 (ja) | 記憶装置 | |
| JPH0340417B2 (ja) | ||
| JP2687716B2 (ja) | 情報処理装置 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPS6029139B2 (ja) | 処理装置間結合方式 | |
| JPH0375959A (ja) | マルチプロセッサのデータ転送装置 | |
| JPH03296105A (ja) | プログラマブルコントローラの情報転送方法 | |
| JPH03182959A (ja) | 高速コプロセサインタフェース機構 | |
| JPH03194646A (ja) | プロセッサ間データ転送方式 | |
| JPH0293971A (ja) | メモリアクセス回路 | |
| JPS62242264A (ja) | 通信制御装置 | |
| JPS63257856A (ja) | シリアル通信方式 | |
| JPH04154346A (ja) | 回線制御装置 | |
| JPS6022383B2 (ja) | 入出力制御装置 | |
| JPH03220654A (ja) | マイクロコンピュータ | |
| JPS6146545A (ja) | 入出力命令制御方法 | |
| JPH0690711B2 (ja) | メモリアクセス制御方式 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPS6170651A (ja) | デ−タアレイの移動方式 | |
| JPS6388644A (ja) | 中央処理装置 | |
| JPS61131152A (ja) | Ｄｍａバツフア制御方式 | |
| JPS62241057A (ja) | 入出力処理高速化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |