JPH03296105A - プログラマブルコントローラの情報転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入出力ユニットとプログラマブルコントロー
ラ本体との間で制御対象機器に入出力する情報信号を、
共有メモリを介して転送するプログラマブルコントロー
ラの情報転送方法に関する。

〔従来の技術〕

従来、プログラマブルコントローラは制御対象機器の動
作状態を示す情報信号を入力し、シーケンス演算を行っ
て制御対象機器の動作を指示する情報信号を制御対象機
器に出力している。入出力ユニットはプログラマブルコ
ントローラ本体と制御対象機器との間にあって上記情報
信号のレベル変換を主に行っている。

従来この種のプログラマブルコントローラは非同期での
情報信号の転送を可能とするために、プログラマブルコ
ントローラ本体および入出力ユニットが相互にアクセス
（読み／書き）可能な共有メモリを設けている。

〔発明が解決しようとする課題〕

しかしながら、共有メモリを用いる転送方法は割込的な
出力情報信号の転送に際し、入出力ユニット側の応答が
遅れるという解決すべき課題があった。

たとえば、入出力ユニット側が出力対象の情報信号群を
共有メモリからの読出しているときに、プログラマブル
コントローラ本体から割込み出力を行ないたい場合は、
入出力ユニット側の読出し処理の終了を待って割込み出
力対象の情報信号を共有メモリに書き込む。入出力ユニ
ット側は次の読出しタイミングになるまでは、共有メモ
リの割込み出力信号を読出せないので、どうしても割込
み出力信号については入出力ユニット側の対応処理時間
が遅れてしまうことになる。

そこで、本発明の目的は、このような不具合を解消し、
入出力ユニット側の割込動作の応答を早くすることの可
能なプログラマブルコントローラの情報転送方法を提供
することにある。

〔課題を解決するための手段〕

このような目的を達成するために、本発明は、制御対象
機器に対する入出力情報をプログラマブルコントローラ
本体と入出力ユニットとの間で共有メモリを介して繰り
返し授受するプログラマブルコントローラの情報転送方
法において、前記プログラマブルコントローラ本体およ
び前記入出力ユニットの少なくともいずれか一方から他
方に対して割込み実行の動作を指示する割込み情報を予
め定め、当該割込み情報を記憶しておくための特定領域
を前記共有メモリ内に設け、前記割込み情報を送信する
側が前記割込み情報を前記特定領域に書き込み、当該割
込み情報を受信する側は前記入出力情報の授受に先立っ
て、前記特定領域における前記割込み情報の有無を確認
して当該割込み情報の指示の動作を実行し、当該動作の
終了後、前記特定領域の割込み情報を消去することを特
徴とする。

〔作　用〕

本発明は、情報信号転送用の共有メモリを介してプログ
ラマブルコントローラ本体からの割込処理を入出力ユニ
ット側に伝えるようにしたので、入出力ユニットは情報
の入出力処理に先立って、たとえば、情報信号の割込出
力などの割込処理の動作指示を知ることができ、また、
この割込み動作指示を実行することにより、入出力ユニ
ット側の割込み応答が早（なる。

［実施例］ 以下、図面を参照して本発明実施例を詳細に説明する。

第１図は本発明実施例の回路構成の一例を示す。

第１図において、プログラマブルコントローラ本体１０
は複数台の入出力ユニット２０をバス１５により共通接
続させている。

入出力ユニット２０内にはバス１５と接続するバスイン
タフェース（又はバススイッチ）２１が接続されている
。バスインタフェース２１はプログラマブルコントロー
ラｌＯの発生アドレスを識別（デコード）することによ
り自己の入出力ユニット２０に対するアクセス要求を検
知し、後述の共有メモリ２２とプログラマブルコントロ
ーラ本体１０とをバス接続する。

本例の共有メモリにはデュアルポート（２ボート）ＲＡ
Ｍを用いており、プログラマブルコントローラ本体１０
および入出力ユニット２０の中央演算処理装置（ＣＰＵ
）２３の双方からアクセスが可能である。

共有メモリ２２には転送データ領域２２Ａ、フラグ領域
２２Ｂおよび本発明に関わる割込み情報領域２２Ｇが設
けられている。

転送データ領域２２Ａは入力情報および出力情報を記憶
する。

フラグ領域はアクセス中の記憶領域を示す情報を記憶し
、アクセスを行う機器（プログラマブルコントローラ本
体の又はＣＰＬＩ２３　）はアクセスに先立ってアクセ
スを実行する領域を示す情報を書き込み、アクセス終了
時にこの情報を消去する。この情報が書き込まれている
間、アクセス実行機器以外の機器はこの情報の有無によ
りアクセス実行の可否を判断する。なお、このような共
有メモリに対するアクセス調停処理は周知であり、詳細
な説明を省略する。

割込み情報領域２２Ｇは転送データの特定情報の読出し
／書き込みを割込み的に行う旨の割込指示を記憶してお
く領域である。本例ではこの割込み指示はプログラマブ
ルコントローラ本体１０により書き込まれ、転送データ
領域からの一定周期の読出し／書き込み処理に先立って
ＣＰＵ２３により読出される。

ＣＰＵ２３は第２図の制御手順を実行することにより、
プログラマブルコントローラ本体１０と制御対象機器間
の転送処理を実行する。

レベル変換回路２４は制御対象機器から送受信の信号と
プログラマブルコントローラ本体ｌＯへ送受信する信号
のレベル変換を行う。

このような回路構成における情報信号の転送動作を第２
図のフローヂャートを用いて次に説明する。

第２図において、プログラマブルコントローラ本体ｌＯ
は共有メモリ２２のフラグ領域２２Ｂの情報を読出し、
転送データ領域２２Ａの出力情報領域へのアクセスが可
能なことを確認した後、出力対象の情報信号を転送デー
タ領域２２Ａへ順次書き込む。

一方、ＣＰＵ２３はフラグ領域２２Ｂを参照し、転送デ
ータ領域２２Ａの入力情報領域がアクセス可能であるこ
とを検出すると、レベル変換回路２４を介して制御対象
機器から受信の情報信号を転送データ領域２２Ａの入力
情報領域へ書き込む。この後、プログラマブルコントロ
ーラ本体１０側は、上述と同様の処理手順で入力情報信
号の読出し処理を行い、ＣＰＵ２３は出力情報信号の制
御対象機器への出力処理を行う。

プログラマブルコントローラ本体１０は入力の情報信号
群に基いてシーケンス演算を行い、次に、シーケンス演
算により定まる出力情報信号を共有メモリ２２の転送デ
ータ領域２２Ａにまとめて書き込む。

たとえば、このシーケンス演算途中において、割込み的
に特定情報信号を制御対象機器に出力したい場合−プロ
グラマブルコントローラ本体１０は割込み出力指示を示
す命令および、特定情報信号、転送データ領域２２Ａの
格納アドレスを含む割込み情報を、割込み情報領域２２
Ｇへアクセス可の確認の後、書き込む。

一方、ＣＰＵ２３は転送データ領域２２Ａの入力情報領
域および出力情報領域の各領域にアクセスするタイミン
グになると、まず、割込情報領域２２Ｇの記憶情報を読
出す（第２図のステップ５ｉｎ）。

次に、この記憶情報をコード識別することにより動作指
示の有無および動作指示有りの場合の指示内容を識別す
る（第２図のステップＳ２０→５３０）。

この識別処理により割込みデータの出力処理を確認する
と、入出力処理に先立って受信の特定情報信号を、レベ
ル変換回路２４に出力した後、転送データ領域２２Ａへ
も書き込む。この後、割込み情報領域２２Ｇの割込み情
報を消去して、割込み出力処理を終了する（第２図のス
テップ５３１）。

続いて、ＣＰＵ２３は通常の入出力処理を実行し、１回
の入力又は出力処理を終了する（第２図のステップ５４
０）。

本実施例では出力処理の終了後入力処理を行う前に必ず
割込み情報の有無の確認が行なわれる。

このため割込出力対象の出力信号が従来のように次回の
出力処理まで入出力ユニットに保持されてしまうことは
な（なる。

本実施例の他、次の例が挙げられる。

１）本実施例では共有メモリ２２にデュアルポートメモ
リを使用しているが、通常のＲＡＭを共有メモリに使用
する際は、ＣＰＵ２３およびプログラマブルコントロー
ラ本体工０のアクセス要求の先着順を判定する調停回路
を設け、先着のアクセス要求の機器と共有メモリをバス
接続する。

２）本実施例では割込み情報は１個のみを記憶するよう
にしているが、複数個でもよい。この場合、割込み処理
に優先順位を設は優先順に割込み処理を実行するとよい
。

３）本実施例では割込み処理として、特定情報信号の出
力処理を例にしているが、その他、特定情報信号の読出
し処理や入出力ユニット２０内の予め規定されているシ
ステム動作を割込み対象としてもよい。

４）入出力ユニット側からプログラマブルコントローラ
本体への割込み処理要求を割込み情報領域２２Ｇに書き
込むようにしてもよい。この場合はプログラマブルコン
トローラ側でも一定周期でこの領域２２Ｇの記憶内容を
識別する。たとえば、拡張用の入出力ユニットを接続し
、この入出力ユニットの共有メモリの初期化を行うとき
に、初期化要求を割込要求とするとよい。

５）情報信号の点数が多く、入出力処理に時間がかかる
場合は、１回の入出力処理時間よりも短い一定周期で割
込み情報領域の内容確認を行うとよい。この場合は従来
周知のタイマ割込み手法により第２図のステップＳＩＯ
〜Ｓ３２の処理手順を割込み実行する。

１ ２ 〔発明の効果〕 以上、説明したように、本発明によれば、情報信号の転
送線を用いてプログラマブルコントローラ本体と入出力
ユニットとの間で割込み動作の指示を伝送することがで
きるので、専用の割込指示のための信号線は不要であり
、また、割込み情報の受信側は情報信号の転送処理に先
立って割込指示動作たとえば情報信号の割込み出力を実
行するので、従来よりも割込み応答処理が早くなる。

２３・・・ｃｐｕ　　。

２４・・・レベル変換回路。

【図面の簡単な説明】

第１図は本発明実施例の回路構成を示すブロック図、 第２図は第１図のＣＰＵ２３が実行する制御手順を示す
フローヂャートである。 １０・・・プログラマブルコントローラ、２０・・・入
出力ユニット、 ２１・・・バスインタフェース、 ２２・・・共有メモリ、

Claims (1)

1. 【特許請求の範囲】 １）制御対象機器に対する入出力情報をプログラマブル
   コントローラ本体と入出力ユニットとの間で共有メモリ
   を介して繰り返し授受するプログラマブルコントローラ
   の情報転送方法において、前記プログラマブルコントロ
   ーラ本体および前記入出力ユニットの少なくともいずれ
   か一方から他方に対して割込み実行の動作を指示する割
   込み情報を予め定め、 当該割込み情報を記憶しておくための特定領域を前記共
   有メモリ内に設け、 前記割込み情報を送信する側が前記割込み情報を前記特
   定領域に書き込み、 当該割込み情報を受信する側は前記入出力情報の授受に
   先立って、前記特定領域における前記割込み情報の有無
   を確認して当該割込み情報の指示の動作を実行し、 当該動作の終了後、前記特定領域の割込み情報を消去す
   る ことを特徴とするプログラマブルコントローラの情報転
   送方法。