JPS6336011B2 - - Google Patents

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は処理装置のコンソール、特に複数のレ
ジスタを有するレジスタ部と、マイクロプログラ
ムを記憶する制御メモリと、該制御メモリから抽
出される前記マイクロプログラムを構成するマイ
クロ命令を指定するアドレスを出力し、且つ該出
力するアドレスを連続歩進させる歩進機能、同一
アドレスを繰返し出力する繰返し機能、および外
部から入力されるジヤンプ先アドレスを出力する
ジヤンプ機能とを具備するシーケンサ部と、前記
制御メモリから抽出されるマイクロ命令に基づき
演算およびデータの転送を行う演算部と、前記シ
ーケンサ部が前記繰返し機能を実行時に前記制御
メモリから抽出されるマイクロ命令が前記演算部
に繰返し伝達されるのを阻止する阻止手段とを具
備する処理装置に併設される処理装置のコンソー
ルに関す。

(2) 従来技術と問題点 第１図はこの種従来ある処理装置のコンソール
の一例を示す図である。第１図において、処理装
置１は演算部１１と、制御メモリ１２と、シーケ
ンサ部１３を主要構成部として具備している。ま
た処理装置１は記憶装置２および入出力制御装置
３とアドレスバス５およびデータバス６を介して
接続される。制御メモリ１２には、処理装置１が
記憶装置２から抽出し実行するプログラムの各命
令に対応するマイクロプログラムが格納されてい
る。各マイクロプログラムは複数のマイクロ命令
で構成されており、シーケンサ部１３が出力する
アドレスが制御メモリ１２に入力されると、該ア
ドレスに格納されているマイクロ命令がマイクロ
命令レジスタ１４に抽出される。抽出されたマイ
クロ命令は変換回路１６を介して演算部１１に伝
達される。演算部１１は受領したマイクロ命令に
基づき、レジスタ部１１′に蓄積されているデー
タの演算および転送を実行する。シーケンサ部１
３は、出力するアドレスを順次１ステツプ宛歩進
させる歩進機能、同一アドレスを繰返し出力する
繰返し機能、および外部から入力されるアドレス
をジヤンプ先アドレスとして出力するジヤンプ機
能を具備し、変換回路１５から伝達される機能指
定信号により指定される機能が実行されて対応す
るアドレスが出力される。かゝる処理装置１によ
り実行されるプログラムの正常性を確認するため
には、従来コンソール４が処理装置１に併設さ
れ、該コンソール４から処理装置１に各種指令を
伝達して、任意のプログラムステツプで実行を停
止させ、あるいは１プログラムステツプ宛実行後
停止させ、または指定するプログラムステツプ
（記憶装置２の指定番地）から実行を開始させ、
更には特定のデータをコンソール４から入力して
実行させ、その結果記憶装置２またはレジスタ等
に蓄積されるデータを観察する等の方法が採用さ
れている。然し制御メモリ１２内に格納されてい
るマイクロプログラムに対しては、前述の如きコ
ンソール４による試験方法は実施されておらず、
精々シーケンサ部１３から出力されるアドレスを
監視する以外には方法が無かつた。数ステツプの
マイクロ命令から構成されるマイクロプログラム
に対しては、人間が机上調査を行うことにより正
常性を確認することも不可能では無いが、ステツ
プ数の多い複雑な構成のマイクロプログラムに対
しては、かゝる机上調査による方法は限界が有
る。

(3) 発明の目的 本発明の目的は、前述の如きマイクロプログラ
ムの正常性確認におけるコンソールの欠点を除去
し、一般のプログラムに対すると同様に、マイク
ロプログラムの動作状態を詳細に試験し得るコン
ソールを実現することに在る。

(4) 発明の構成 この目的は、複数のレジスタを有するレジスタ
部と、マイクロプログラムを記憶する制御メモリ
と、該制御メモリから抽出される前記マイクロプ
ログラムを構成するマイクロ命令のアドレスを出
力し、且つと該出力するアドレスを連続歩進させ
る歩進機能・同一アドレスを繰返し出力する繰返
し機能・外部から入力されるジヤンプ先アドレス
を出力するジヤンプ機能を具備するシーケンサ部
と、前記制御メモリから抽出されるマイクロ命令
に基づき演算およびデータの転送を行う演算部
と、前記シーケンサ部が前記繰返し機能を実行時
に前記制御メモリから抽出されるマイクロ命令が
前記演算部に繰返し伝達されるのを阻止する阻止
手段とを具備する処理装置に併設されるコンソー
ルにおいて、前記歩進機能を起動させる起動信号
と、前記繰返し機能を起動させ且つ前記阻止手段
を有効ならしめる停止信号とを伝達する手段と、
該起動信号を伝達後所定時間後に該停止信号を伝
達する手段と、前記シーケンサ部が出力するアド
レスが予め設定されたアドレスと一致したことを
検出することにより前記停止信号を伝達する手段
と、前記ジヤンプ機能を起動するジヤンプ信号を
前記ジヤンプ先アドレスと共に伝達する手段と、
前記レジスタ部の有する１個以上の所定のレジス
タにデータを入力し、また該レジスタに蓄積され
たデータを抽出する手段との少なくも何れかを具
備することにより達成される。

(5) 発明の実施例 以下、本発明の一実施例を図面により説明す
る。

第２図は本発明の一実施例による処理装置のコ
ンソールを示す図である。なお、全図を通じて同
一符号は同一対象物を示す。第２図において、コ
ンソール４には起動停止電鍵４１、歩進電鍵４
２、一致停止電鍵４３、一致アドレス電鍵４４、
ジヤンプ先アドレス電鍵４５、ジヤンプ電鍵４
６、データ電鍵４７、データ入力電鍵４８および
データ表示灯４９が設けられている。起動停止電
鍵４１が復旧状態に在ると、信号線ａは論理値０
に設定され、ゲート４１０を介して信号線ｂを論
理値０に設定し、更にゲート４１１を介して信号
線ｃを論理値０に設定する。処理装置１の変換回
路１５および１６は信号線ｃに設定された理論値
０を起動信号と判定する。変換回路１５は該起動
信号を歩進機能指定信号に変換してシーケンサ部
１３に伝達する。その結果シーケンサ部１３は、
１ステツプ宛歩進するアドレスを順次出力し、制
御メモリに伝達する。また前記起動信号を受領し
た変換回路１６はマイクロ命令レジスタ１４に抽
出されるマイクロ命令を忠実に演算部１１に伝達
する。

以上により制御メモリ１２から順次抽出される
マイクロ命令が演算部１１により順次実行され、
マイクロプログラムによる処理装置の動作が随時
試みられる。かゝる状態で起動停止電鍵４１を動
作させると、信号線ａは論理値１に設定され、ゲ
ート４１０を介して信号線ｂを論理値１に設定
し、更にゲート４１１を介して信号線ｃを論理値
１に設定する。処理装置１の変換回路１５および
１６は信号線ｃに設定された論理値１を停止信号
と判定する。変換回路１５は該停止信号を繰返し
機能指定信号に変換してシーケンサ部１３に伝達
する。

その結果シーケンサ部１３は、同一アドレスを
繰返し出力し、制御メモリ１２に伝達する。また
前記停止信号を受領した変換回路１６はマイクロ
命令レジスタ１４に抽出されるマイクロ命令を総
ベて不動作を指定するマイクロ命令に変換して演
算部１１に伝達する。以上によりシーケンサ部１
３は停止信号が処理装置１に伝達された時点に出
力していたアドレスを制御メモリ１２に伝達した
状態を維持し、また演算部１１は該時点における
実行結果をレジスタ部１１′に蓄積した状態を保
存する。かゝる状態でコンソール４の歩進電鍵４
２（跳返り電鍵）を瞬時動作させると、信号線ｄ
にそれ迄設定されていた論理値０が、歩進電鍵４
２の動作中論理値１に変化する。フリツプフロツ
プ４１２は端子CPに入力されている信号線ｄの
論理値０が論理値１に変化することにより、端子
Ｄに入力されている論理値１の状態に設定され、
端子Ｑから信号線ｅに論理値１を出力する。該出
力された論理値１は信号線ｅを経由してフリツプ
フロツプ４１３の端子Ｄに入力される。その結果
フリツプフロツプ４１３は端子CPに入力されて
いる処理装置１の動作を制御するクロツク信号
CLに同期して端子Ｄに入力される論理値１の状
態に設定され、端子Ｑから信号線ｆに論理値１を
出力する。

該出力された論理値１は信号線ｆを経由してゲ
ート４１１の否定端子およびフリツプフロツプ４
１２の端子Ｒに入力される。端子Ｒに論理値１を
入力されたフリツプフロツプ４１２は論理値０の
状態に設定され、端子Ｑから信号線ｅに論理値０
を出力する。従つてフリツプフロツプ４１３の端
子Ｄに入力される論理値は１から０に変化する。
その結果フリツプフロツプ４１３は端子CPに入
力されているクロツク信号CLに同期して論理値
０の状態に設定され、端子Ｑから信号線ｆに論理
値０を出力する。以上によりフリツプフロツプ４
１３の端子Ｑから信号線ｆに出力される論理値
は、クロツク信号CLの１周期の間、０から１に
変化する。

ゲート４１１は信号線ｆから否定端子に論理値
１が入力される間、信号線ｂから入力されている
論理値１を信号線ｃに伝達するのを阻止し、論理
値０を伝達する。従つて、処理装置１の変換回路
１５および１６は、信号線ｃから受領し続けてい
た停止信号がクロツク信号CLの１周期の間起動
信号に変化したと判定し、その間シーケンサ部１
３に歩進機能指定信号を伝達する。従つてシーケ
ンサ部１３は１ステツプだけ歩進したアドレスを
制御メモリ１２に伝達する。制御メモリ１２の該
アドレスから抽出されたマイクロ命令は、マイク
ロ命令レジスタ１４および変換回路１６を経由し
て演算部１１に伝達され実行される。クロツク信
号CLの１周期経過後には、変換回路１５は再び
繰返し機能指定信号をシーケンサ部１３に伝達す
るので、シーケンサ部１３は前記１ステツプ歩進
したアドレスを繰返し出力し、また演算部１１お
よびレジスタ部１１′は該アドレスから抽出され
た前記マイクロ命令の実行結果を保存する。以上
の如く歩進電鍵４２の操作により、処理装置１は
１マイクロ命令実行後の状態で停止する。次に処
理装置１が動作中に、コンソール４の一致アドレ
ス電鍵４４（複数）を特定のアドレスに設定し、
一致停止電鍵４３を動作させると、該特定アドレ
スは信号線ｇを介して照合回路４１４に入力さ
れ、またゲート４１５には信号線ｌを介して論理
値１が入力される。一方動作中の処理装置１のシ
ーケンサ部１３から順次出力されるアドレスは、
信号線ｈを経由して照合回路４１４に伝達され
る。照合回路４１４は信号線ｈから受領するアド
レスを、信号線ｇから入力される特定アドレスと
比較し、両アドレスの一致を検出すると信号線ｋ
に論理値１を出力する。該論理値１はゲート４１
５および信号線ｍを経由してフリツプフロツプ４
１６の端子ｓに入力される。その結果フリツプフ
ロツプ４１６はセツト状態に設定され、端子Ｑか
ら信号線ｎに論理値１を出力する。該論理値１は
ゲート４１０、信号線ｂ、ゲート４１１および信
号線ｃを経由して、処理装置１の変換回路１５お
よび１６に伝達され停止信号として処理される。
その結果、処理装置１はコンソール４に設定され
た前記特定アドレス迄実行を進めた状態で停止す
る。次にコンソール４のジヤンプ先アドレス電鍵
４５（複数）を特定のジヤンプ先アドレスに設定
した後、ジヤンプ電鍵４６（跳返り電鍵）を瞬時
動作させると、信号線ｐを経由して論理値１が処
理装置１の変換回路１５に伝達される。変換回路
１５は信号線ｐから受領した論理値１をジヤンプ
信号と判定し、ジヤンプ機能指定信号に変換して
シーケンサ部１３に伝達する。その結果シーケン
サ部１３は信号線ｑを経由してジヤンプ先アドレ
ス電鍵４５により設定されるジヤンプ先アドレス
を制御メモリ１２に伝達する。制御メモリ１２は
ジヤンプ先アドレスに格納されているマイクロ命
令をマイクロ命令レジスタ１４に抽出する。該マ
イクロ命令は変換回路１６を経由して演算部１１
に伝達され実行される。以上により処理装置１は
コンソール４に設定されたジヤンプ先アドレスに
実行を移行する。

次にコンソール４のデータ電鍵４７（複数）に
より任意データを設定した後、データ入力電鍵４
８（跳返り電鍵）を瞬時動作させると、信号線ｒ
を経由して論理値１が処理装置１のデータバツフ
アレジスタ１７に伝達される。該論理値１を受領
したデータバツフアレジスタ１７は、信号線ｔを
経由してデータ電鍵４７により設定されるデータ
を蓄積する。更にコンソール４にはデータ表示灯
４９（複数）が設けられ、信号線ｕを経由してデ
ータバツフアレジスタ１７に接続されている。従
つてデータバツフアレジスタ１７に蓄積されるデ
ータはデータ表示灯４９により判読することが出
来る。

なお処理装置１の演算部１１は、レジスタ部１
１′並びにデータバツフアレジスタ１７およびバ
スアドレスレジスタ１８を介して記憶装置２およ
び入出力制御装置３に対するデータ転送機能を具
備しているので、該データ転送機能を併用するこ
とにより、コンソール４に設定された任意のデー
タを所望のレジスタまたは装置に蓄積することが
出来、また所望のレジスタまたは装置に蓄積され
ているデータをコンソールで判読することが出来
る。

以上の説明から明らかな如く、本実施例によれ
ば処理装置１のマイクロプログラムによる動作過
程は、コンソール４により自由に制御することが
出来、また動作状態も随時観察することが出来る
ので、マイクロプログラムの正常性が詳細に確認
することが出来る。

なお、第２図はあく迄本発明の一実施例に過ぎ
ず、例えばコンソール４の構成および処理装置１
の構成は図示されるものに限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変らない。

(6) 発明の効果 以上、本発明によれば前記処理装置において、
マイクロプログラムによる動作過程を自由に制御
可能な、また該動作過程を随時観察可能なコンソ
ールが実現され、マイクロプログラムの正常性が
詳細に確認することが出来、複雑且つ大規模なマ
イクロプログラムの開発並びに検証作業が促進さ
れる。

【図面の簡単な説明】

第１図は従来ある処理装置のコンソールの一例
を示す図、第２図は本発明の一実施例による処理
装置のコンソールを示す図である。 図において、１は処理装置、２は記憶装置、３
は入出力制御装置、４はコンソール、５はアドレ
スバス、６はデータバス、１１は演算部、１１′
はレジスタ部、１２は制御メモリ、１３はシーケ
ンサ部、１４はマイクロ命令レジスタ、１５およ
び１６は変換回路、１７はデータバツフアレジス
タ、１８はバスアドレスレジスタ、４１は起動停
止電鍵、４２は歩進電鍵、４３は一致停止電鍵、
４４は一致アドレス電鍵、４５はジヤンプ先アド
レス電鍵、４６はジヤンプ電鍵、４７はデータ電
鍵、４８はデータ入力電鍵、４９はデータ表示
灯、４１０，４１１および４１５はゲート、４１
２，４１３および４１６はフリツプフロツプ、４
１４は照合回路、ａ乃至ｈ，ｋ乃至ｎ，ｐ，ｑ，
ｒ，ｔおよびｕは信号線、を示す。

Claims (1)

1. 【特許請求の範囲】 １ 複数のレジスタを有するレジスタ部と、マイ
   クロプログラムを記憶する制御メモリと、該制御
   メモリから抽出される前記マイクロプログラムを
   構成するマイクロ命令のアドレスを出力し、且つ
   該出力するアドレスを連続歩進させる歩進機能・
   同一アドレスを繰返し出力する繰返し機能・外部
   から入力されるジヤンプ先アドレスを出力するジ
   ヤンプ機能を具備するシーケンサ部と、前記制御
   メモリから抽出されるマイクロ命令に基づき演算
   およびデータの転送を行う演算部と、前記シーケ
   ンサ部が前記繰返し機能を実行時に前記制御メモ
   リから抽出されるマイクロ命令が前記演算部に繰
   返し伝達されるのを阻止する阻止手段とを具備す
   るマイクロプログラム制御の処理装置に併設され
   るコンソールであつて、前記歩進機能を起動させ
   る起動信号と、前記繰返し機能を起動させ且つ前
   記阻止手段を有効ならしめる停止信号とを伝達す
   る手段を設け、マイクロプログラムの動作状態を
   試験することを特徴とする処理装置のコンソー
   ル。 ２ 前記起動信号と停止信号とを伝達する手段
   が、前記起動信号を伝達後所定時間後に前記停止
   信号を伝達することを特徴とする特許請求の範囲
   第１項記載の処理装置のコンソール。 ３ 前記起動信号と停止信号とを伝達する手段
   が、前記シーケンサ部が出力するアドレスが予め
   設定アドレスと一致したことを検討することによ
   り前記停止信号を伝達することを特徴とする特許
   請求の範囲第１項記載の処理装置のコンソール。 ４ 前記ジヤンプ機能を起動するジヤンプ信号を
   前記ジヤンプ先アドレスと共に伝達する手段を設
   けることを特徴とする特許請求の範囲第１項記載
   の処理装置のコンソール。 ５ 前記レジスタ部内の所定のレジスタにデータ
   を入力し、また該レジスタに蓄積されたデータを
   抽出する手段を設けることを特徴とする特許請求
   の範囲第１項記載の処理装置のコンソール。