JPS615306A

JPS615306A - プログラマブル・コントロ−ラ

Info

Publication number: JPS615306A
Application number: JP12483684A
Authority: JP
Inventors: Hisashi Shiyounaka; 庄中　永
Original assignee: Tateisi Electronics Co; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1984-06-18
Filing date: 1984-06-18
Publication date: 1986-01-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の分野）この発明は、高速処理を可能にするプログラマブル・コ
ントローラに関する。

（発明の背景）周知のように、プログラマブル・コントローラは、すべ
ての入力状態を一括して取込み（入力更新）、ユーザプ
ログラムメモリに格納したユーザプログラムを実行処理
し、その処理結早に基づいてすべての出力状態を一括し
て変更（出力更新）する動作を１サイクルタイムとして
、これを繰り返す。

ところで、近年機械装置の高速化に伴い、高速処理が可
能なプログラマブル・コントローラの開発が急務の課題
になっている。

この問題に対処する望ましい姿は、サイクルタイムの短
縮を図り、プログラマブル・コントローラの処理速度を
全体的に向上させることである。

これはアクセスタイムの短い高速メモリを採用し、高速
システムクロック発生回路などの適宜なハードウエアを
追加すれば可能である。しかし、このようにすると、プ
ログラマブル・コントローラのコストが上昇し、ユーザ
の費用負担が増大する。

そこで、従来のプログラマブル・コントローラでは、被
制御システムの動作には、高速応答が要求されるものと
、低速応答でも槙ねないものとがあることに着目して、
ユーザプログラムメモリに高速処理領域と低速処理領域
を固定的に設け、高速処理領域にあるユーザ命令はサイ
クルタイムとは無関係に実行できるようにバードウ１ア
でサポートするようにしていた。

ところが、高速応答が要求される動作がシステム動作の
どのタイミングになるかは、現実に機械装置を作動させ
て始めて判るのが一般である。

そのために、従来では、ユーザプログラムメモリの高速
処理領域と定速処理領域にユーザ命令を仮定的に設定し
ておき、その後被制御システムを実際に作動させて適切
なタイミングを得、そのタイミングとなるようにユーザ
プログラムメモリ内での組み替えを行なうようにしてい
た。つまり、低速処理領域から高速処理領域へ、または
逆に高速処理領域から低速処理領域へプログラムロード
のやり直しをしなければならない。これでは、ユーザの
プログラミング作業が増大し、不評を買う一因となるの
で、改善が望まれていた。

（発明の目的）この発明は、ユーザプログラムメモリの任意のアドレス
空間を高速処理領域として利用できるようにするととも
に１該アドレス空間をユーザプログラム実行中に自由に
設定変更できるようにすることを目的とする。

（発明の構成と効果）上記目的を達成するために、この発明は、ユーザプログ
ラムの所定アドレス空間の開始アドレスおよび終了アド
レスをキー入力できるキー操作部と：前記キー操作部か
ら入力された前記開始アドレスおよび終了アドレスを格
納Ｊ゛る第１の記憶部と；ユーザプログラムの１実行サ
イクルの終了処理として、前記第１の記憶部に格納され
ている両アドレスを第２の記憶部に転送し、該第２の記
憶部の内容を書替える転送手段とニューザブログラム実
行時に受付けられる定時割込の処理として、前記第２の
記憶部に格納したアドレスを参照し、前記開始アドレス
および終了アドレスで指定される前記アドレス空間に存
在するユーザ命令を実行する高速処理用の命令実行手段
とからなることを特徴とする。

この構成によれば、ユーザプログラムの実行サイクルと
は無関係に、定時割込が受付けられるたびにユーザプロ
グラムメモリの指定されたアドレス空間に存在するユー
ザ命令が実行されるので、ハードウェアの追加を要せず
、すなわちプログラマブル・コントローラのコストを上
昇させることなく、システム動作の中で高速応答が要求
される動作に対応させることができる。

また、キー操作部により上記アドレス空間の開始アドレ
スと終了アドレスを指定することだけで、ユーザプログ
ラムメモリの任意のアドレス空間を高速処理領域として
利用できる。このとき、該アドレス空間は、ユーザプロ
グラム実行中に変更できるから、作成したユーザプログ
ラムを実際のシステム動作に対応させる作業が筒中とな
り、ユーザの作業負担が増大するようなこともない。

（実施例の説明）第１図はこの発明の一実施例に係るプログラマブル・コ
ントローラの基本構成を示す。

このプログラマブル・コントローラは、中央処理装置（
ＣＰＵ）１を中心に構成され、ＣＰＵ１の制御動作を規
定するシステムプログラムを格納するＲＯＭ２と、ユー
ザプログラムが格納されるユーザプログラムメモリ３と
、外部入出力機器との信号授受をなす入出力回路４と、
ＣＰＵ１がシステムプログラムに従って動作する際に各
種可変データを一時格納するとともに、２組のフラグレ
ジスタＦＡ、ＦａおよびＢ＾、Ｂｓが段【ノられるＲＡ
Ｍ５と、入出力回路４に対応した入出力データのバッフ
ァメモリとなる入出カメモリ６と、ＣＰＬＩＩに各種の
動作指令を与えるとともに、ユーザプログラムの作成入
力やユーザプログラムメモリ３の所定のアドレス空間を
高速処理領域とじて指定するために使用されるキーボー
ドを備えるプログラミングコンソール７と、例えば１０
ＩＩＳ間隔の定時割込が入力される割込受付回路８とを
備える。

周知のように、プログラマブル・コントローラは、ＲＯ
Ｍ２に格納されたシステムプログラムをｃｐｕｉが実行
することにより、入力更新処理。

ユーザプログラム実行処理、出力更新処理およびシステ
ムサービス処理等をサイクリックに行なうもので、入ツ
ノ更新処理、ユーザプログラム実行処Ｊ」オよび出力更
新処理の各動作を繰り返すことによって、一定のシーケ
ンス制御が実現される。

この発明にあっては、被制御機器の中には、プログラマ
ブル・コントローラの実行サイクルよりも短い時間で対
応すべき機械装置Ｑが含まれていることに鑑み、ユーザ
プログラムメモリ３に高速処理用のアドレス空間をプロ
グラミングコンソール７から設定できるようにしたので
ある。

プログラミングコンソール７には、第２図に示す如きキ
ーボード２１が設けられる。このキーボード２１には、
ＯＵＴ命令やＩＩＭ命令等各種命令コードに対応した命
令コードキーと、プログラムアドレスや入出力番丹等を
入力するためのテンキーと、システムサービス処理とし
て行なわれるモニタや検索あるいは書込み等のための各
種のファンクションキーからなっている。

そして、上記アドレス空間の設定は、ユーザプログラム
のロードとは別に、このキーボード２１の所定キーの操
作によって行なう。この実施例では、例えばＦＵＮキー
とテンキーの組合せにＪ：つで、該アドレス空間の開始
アドレスと終了アドレスを指定する。

このようにして指定された開始アドレスと終了アドレス
は、システムサービス処理として、ＲＡＭ５に設けたフ
ラグレジスタＢ＾、Ｂｅに格納される。ＢＡには開始ア
ドレスが、Ｂａには終了アドレスがそれぞれ格納される
。

第３図はプログラマブル・コントローラの動作　　　　
！概要を示すフローチャートである。

図において、最初のステップ（１０）では、プログラム
カウンタＰＣや前記フラグレジスタ、タイマやカウンタ
等の初期設定が行なわれる。

このインシャル処理において、この発明では、第４図に
示すようなテーブル作成ルーチンが実行される。

第４図において、ステップ（４００）では、プログラム
カウンタＰＣをユーザプログラムメモリ（以下ｔＪＰＭ
と称する）３の先頭アドレスから最終アドレスまで歩進
することによって、ユーザプログラムの最終を示すＥＮ
Ｄ命令を検索する。

ステップ（４１０）では、ステップ（４００）で検索し
たＥＮＤ命令の格納アドレスをフラグレジスタＦ、Ａ、
ＦＢにセットし、ステップ（２０）に進む。

ステップ（２０）では、キーボード２１からのキー入力
信号が読取られる。

このルーチンにおいて、所定アドレス空間の開始アドレ
スおよび終了アドレスを設定するキー入力操作が受付番
プられる。− ステップ（３０）では、キーボード２１よりのキー入力
信号に応答して、ＲＯＭ２に格納した適宜なシステムサ
ービス処理プログラムを読出ずとともに、これを実行す
る。

このルーチンにおいて、アドレス空間の開始アドレスと
終了アドレスとがＲＡＭ５に設置すたフラグレジスタＢ
Ａ、Ｂｅに格納される。

ステップ（４０〉では、入出力回路４の入力ボートに与
えられる入力データを一括して入出カメモリ６の所定エ
リアに書込む。

ステップ（５０）では、プログラミングコンソール７に
設けであるモード切替スイッチの状態信号がステップ（
２０）で読取られるが、その状態信号が実行モードであ
るか否かが判断され、実行モードでなければ入出力回路
４の出力ボートの出力状態をクリアして（ステップ６０
）、ステップ（２０）に戻る。

また、ステップ（５０）の判′断結果、実行モードであ
ればステップ（７０）に進み、以下ユーザプログラムの
実行処理が行なわれる。

ステップ（７０）では、プログラムカウンタＰＣをＵＰ
Ｍ３の先頭アドレスにセットし、１命令を続出ずくステ
ップ８０）。ＥＮＤ命令ではないので（ステップ９０）
、ステップ（１００）に進み、その命令についての実行
処理を行なう。

次いで、ステップ（１１０）でプログラムカウンタＰＣ
を歩進し、次の命令読出しに備えるとともに、ステップ
（１２０）で定時割込の有無を判断する。

割込受付回路８には、例えば１０＋１１ｓ間隔の定時割
込が入力される。この割込はレベル割込であり、ＣＰ、
Ｕ、１は適宜なタイミングでこの割込をセンスしている
。

その結果、割込がセンスされない場合には、ステップ（
８０）に戻り、上述した各ルーチンを実行する。また、
割込がセンスされると、ステップ（１３０）に進み、第
５図に示す如き割込処理のルーチンを実行し、これを終
了すると（ステップ１４、０　）、ステップ（８０）に
戻る。

第５図において、ステップ（５００）では、割込がセン
スされたことを受けて、ステップ＜１１０）で歩進した
ＰＣの内容を退避するとともに、ステップ（４１０）で
セットしたフラグレジスタＦＡの内容、すなわちＥＮＤ
命令の格納アドレスをＰＣに転送し、同時に高速処理の
対象となる機械装置Ｑについての入力更新を行なう（ス
テップ５１０）。

そして、ステップ（５２０）でＰＣの内容がフラグレジ
スタＦＢの内容と一致するか否かが判断される。

今の場合は、フラグレジスタＦａにはステップ（４１Ｃ
））でＥＮＤ命令の格納アドレスがセットされているの
で、機械装置Ｑについての出力更新を行なうとともに（
ステップ５６０）、割込受付時に退避したＵＰＭ３のア
ドレスをＰＣにセットし、ステップ（１４０）を介して
ステップ（８０）に戻る。

以上のルーチンが繰り返し実行されて、ＵＰＭ３からＥ
ＮＤ命令が読出されると（ステップ９０）、ステップ（
１５０）に進み、入出力回路４の出力ボートに出力・デ
ータを一括してセットする出力更新の動作を行ない、併
せてユーザプログラムの１実行サイクルの終了処理とし
てステップ（１６０）の動作をし、ステップ（２０）に
戻る。

ステップ（１６０）では、フラグレジスタＢＡ。

Ｂ８の内容がそれぞれＦＡ、ＦＢに転送される。

すなわち、ユーザプログラムの最初の実行サイクルにお
いては、ＦＡ、ＦＢにはＥＮＤ命令の格納アドレスがセ
ットされているので、この期間内で行なわれるステップ
（Ｔ　３０　）の割込処理は、上述のようにして、実質
性なわれないことになる。

そして、ユーザプログラムの２回目以降の実行サイクル
におけるステップ（１３０）の割込処理は、キーボード
２１より設定したアドレス空間に存在するユーザ命令が
実行処理されることになる。

すなわち、第５図において、ステップ（５２０）でＰＣ
の内容がフラグレジスタＦａの内容と一致したことが検
出されるまでＰＣを歩進しながら、ＬＪＰＭ３から１命
令を読出し、これを実行する（ステップ５３０，５４０
，５５０＞。つまり、機械装置Ｑについて所定の演算処
理を行なう（命令実行手段の動作）。

次いで、ステップ（５２０）でＰＣの内容がＦＢの内容
と一致したことが検出されると、機械装置Ｑについての
出力更新の動作を行なうとともに（ステップ５６０）、
割込受付時に退避したり１Ｍ３のアドレスをＰＣにセッ
トし、ステップ（１４０）を介してステップ（８０）に
戻る。

以上のようにして、このプログラマブル・コントローラ
は、定時割込のない期間はユーザプログラムに従った制
御動作を行ない、割込が受付（プられるとキーボード２
１のキー操作によってＵＰＭ３に設定した所定のアドレ
ス空間に存在するユーザ命令群を優先的に実行処理する
のである。

これによって、高速処理が必要な機械装置Ｑは、ユーザ
プログラムの実行サイクルとは無関係に、例えば’ｌＱ
ｍｓの時間間隔で確実に動作することになり、応答時間
精度の維持向上が図れるのである。

このとき、高速処理用のアドレス空間は、キーボード２
１のキー操作によって任意にその設定エリアを指定する
ことができるが、ユーザプログラム実行前に設定したア
ドレス空間がシーケンス動作との照合結果、変更する必
要が生じた場合においても、ユーザプログラムの実行中
にキーボード２１の所定キーの操作を行なうだけで、ア
ドレス空間の設定変更を行なうことができるので、機械
装置Ｑの動作タイミングに簡単に高速処理領域を移動さ
せ、これと整合をとることができることになり、ユーザ
に無用な作業負担を強いるようなことはない。

なお、上記実施例では、高速処理用のアドレス空間を１
つ設けるようにしたが、この発明はこれに限定されるも
のではなく、複数のアドレス空間を設定できるようにし
ても良い。

また、アドレス空間の設定方式についても、この実施例
のように複数のキー操作の組合せによるものに限らず、
専用のキーを設けるＪ：うにしても良いことは勿論であ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るプログラマブル・コ
ントローラを示す基本構成図、第２図はプログラミング
コンソールに設けられるキーボードのキー配列を示す図
、第３図は上記実施例装置が行なう制御動作のＪＲ要を
示す７０−ヂヤート、第４図はユーザプログラムの実行
前のイニシャル処理として行なわれるテーブル作成ルー
チンを示すフローチャート、第５図はユーザプログラム
の実行時に受付けられる定時割込の処理として行なわれ
る割込処理ルーチンを示すフローヂャ−１〜である。１・・・ＣＰＵ２・・・ＲＯＭ３・・・ユーザプログラムメモリ（ＵＰＭ）４・・・入
出力回路５・・・ＲＡＭ６・・・入出カメモリ７・・・プログラミングコンソール訃・・割込受付は回路　　　　　　　　　　　　　　　
。２１・・・キーボード

Claims

【特許請求の範囲】

（１）ユーザプログラムの所定アドレス空間の開始アド
レスおよび終了アドレスをキー入力できるキー操作部と
；前記キー操作部から入力された前記開始アドレスおよび
終了アドレスを格納する第１の記憶部と；ユーザプログ
ラムの１実行サイクルの終了処理として、前記第１の記
憶部に格納されている両アドレスを第２の記憶部に転送
し、該第２の記憶部の内容を書替える転送手段と；ユーザプログラム実行時に受付けられる定時割込の処理
として、前記第２の記憶部に格納したアドレスを参照し
、前記開始アドレスおよび終了アドレスで指定される前
記アドレス空間に存在するユーザ命令を実行する高速処
理用の命令実行手段とからなることを特徴とするプログ
ラマブル・コントローラ。