JP2808548B2 - 現在状態から後続状態へのプロセッサ作動状態移行制御装置 - Google Patents
現在状態から後続状態へのプロセッサ作動状態移行制御装置Info
- Publication number
- JP2808548B2 JP2808548B2 JP6504892A JP50489294A JP2808548B2 JP 2808548 B2 JP2808548 B2 JP 2808548B2 JP 6504892 A JP6504892 A JP 6504892A JP 50489294 A JP50489294 A JP 50489294A JP 2808548 B2 JP2808548 B2 JP 2808548B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- input
- current
- memory
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Multi Processors (AREA)
- Electrotherapy Devices (AREA)
- Selective Calling Equipment (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 しばしば自動化課題の解決のために、メモリのなかに
記憶された制御プログラム規範に従って自動化課題を解
決するプログラム記憶式制御装置が使用される。プログ
ラムはメモリのなかで通常、相応のプロセッサがプログ
ラム記憶式制御装置のなかでこのプログラムを直列に処
理し得るように構造化されている。
記憶された制御プログラム規範に従って自動化課題を解
決するプログラム記憶式制御装置が使用される。プログ
ラムはメモリのなかで通常、相応のプロセッサがプログ
ラム記憶式制御装置のなかでこのプログラムを直列に処
理し得るように構造化されている。
このようなプログラム記憶式制御装置は“S5−110A、
SIMATICS5によるシーケンス制御用のシーメンス−プロ
グラミングハンドブック”から知られている。２値信号
処理のための制御プログラムはプログラミング装置によ
りプログラム言語で作成され、メモリのなかに記憶され
る。制御装置の作動中に制御プログラムの個々の命令は
フォン−ノイマン−マシンによる処理に相応してメモリ
から次々と読出され、解釈され、相応の演算、たとえば
プロセス入力および出力データの議論演算が行われる。
制御プログラムの直列処理により入力データの状態変化
への反応時間はプログラムの長さおよび命令ごとの処理
時間に関係している。
SIMATICS5によるシーケンス制御用のシーメンス−プロ
グラミングハンドブック”から知られている。２値信号
処理のための制御プログラムはプログラミング装置によ
りプログラム言語で作成され、メモリのなかに記憶され
る。制御装置の作動中に制御プログラムの個々の命令は
フォン−ノイマン−マシンによる処理に相応してメモリ
から次々と読出され、解釈され、相応の演算、たとえば
プロセス入力および出力データの議論演算が行われる。
制御プログラムの直列処理により入力データの状態変化
への反応時間はプログラムの長さおよび命令ごとの処理
時間に関係している。
反応時間を短縮するためには、プログラム記憶式制御
装置にドイツ特許出願公開第3743438号明細書から公知
の装置を設けることが有利である。この装置により、状
態レジスタのなかに記憶された現在状態に対するコード
およびディジタルプロセス入力量の入力ベクトル設定に
関係して後続状態への移行および出力段における新しい
制御データの移行が行われる。この公知の装置によりた
だ１つのプロセッサの状態移行が制御され得る。
装置にドイツ特許出願公開第3743438号明細書から公知
の装置を設けることが有利である。この装置により、状
態レジスタのなかに記憶された現在状態に対するコード
およびディジタルプロセス入力量の入力ベクトル設定に
関係して後続状態への移行および出力段における新しい
制御データの移行が行われる。この公知の装置によりた
だ１つのプロセッサの状態移行が制御され得る。
本発明の課題は、冒頭に記載した種類の装置を、複数
のプロセッサに対して現在状態から後続状態への状態の
移行を可能にするように構成することである。
のプロセッサに対して現在状態から後続状態への状態の
移行を可能にするように構成することである。
この課題は、請求の範囲１の特徴部分にあげられてい
る措置により解説される。
る措置により解説される。
本発明の一構成においては、他方の状態レジスタのな
かに特定の状態コードが記憶されている場合に初めて１
つの状態コードが状態レジスタのなかにロードされるこ
とにより、種々のプロセッサ作動状態の状態移行の同期
化が可能にされる。
かに特定の状態コードが記憶されている場合に初めて１
つの状態コードが状態レジスタのなかにロードされるこ
とにより、種々のプロセッサ作動状態の状態移行の同期
化が可能にされる。
本発明による装置は特にプログラム記憶式制御装置に
対して用いられ、プログラム記憶式状態制御装置と呼ば
れる。
対して用いられ、プログラム記憶式状態制御装置と呼ば
れる。
以下、図面に示されている実施例により本発明を一層
詳細に説明する。
詳細に説明する。
第１図は本発明による制御装置のブロック回路図、 第２図は選択可能な制御データおよび後続状態コード
のデータセットである。
のデータセットである。
第１図による制御装置は１つの現在状態から１つの後
続状態へのプロセッサ作動状態の移行を制御する役割を
する。制御装置を作動させる現在状態はプロセッサの任
意の状態であってよい。従ってそれは、さらに制御装置
の開始状態としてリセット状態が考察されるならば、一
般性の制限を意味しない。
続状態へのプロセッサ作動状態の移行を制御する役割を
する。制御装置を作動させる現在状態はプロセッサの任
意の状態であってよい。従ってそれは、さらに制御装置
の開始状態としてリセット状態が考察されるならば、一
般性の制限を意味しない。
信号経路１上で現在状態のコードZ0が外部から状態レ
ジスタ２のなかにロードされ、又はそこでリセット信号
に基づいて予設定される。制御ユニット３はコードZ0を
状態レジスタ２から受入れ、ページ選択器６に接続され
た信号経路５を介してデータメモリ７においてデータメ
モリ範囲7a（第２図参照）を、能動化させ、このデータ
メモリ範囲は、現在状態に対して固有の予め作成された
制御データS0、S1、S2ならびに現在状態から到達可能な
後読状態のコードZ0、Z1、Z2を含んでいる。
ジスタ２のなかにロードされ、又はそこでリセット信号
に基づいて予設定される。制御ユニット３はコードZ0を
状態レジスタ２から受入れ、ページ選択器６に接続され
た信号経路５を介してデータメモリ７においてデータメ
モリ範囲7a（第２図参照）を、能動化させ、このデータ
メモリ範囲は、現在状態に対して固有の予め作成された
制御データS0、S1、S2ならびに現在状態から到達可能な
後読状態のコードZ0、Z1、Z2を含んでいる。
顧慮されるプロセス入力量E0…の少なくとも１つの変
化、すなわち新しい入力ベクトル割当への移行を入力段
15が信号経路14を介して制御ユニット３に報知し、制御
ユニット３はそれに基づいて信号経路10を介して行選択
器11がデータメモリ７のなかで能動化されたデータメモ
リ範囲7aから新しい入力ベクトル割当に対して特有の制
御データS0、S1またはS2および新しい入力ベクトル割当
により決定された後続状態のコードZ0、Z1またはZ2を含
んでいる部分範囲を選択するようにする。
化、すなわち新しい入力ベクトル割当への移行を入力段
15が信号経路14を介して制御ユニット３に報知し、制御
ユニット３はそれに基づいて信号経路10を介して行選択
器11がデータメモリ７のなかで能動化されたデータメモ
リ範囲7aから新しい入力ベクトル割当に対して特有の制
御データS0、S1またはS2および新しい入力ベクトル割当
により決定された後続状態のコードZ0、Z1またはZ2を含
んでいる部分範囲を選択するようにする。
データメモリ範囲7aおよび部分範囲の選択を具体的に
説明するため、第２図を平行して参照する。そこにはデ
ータメモリ範囲7a、7b、7cがシンボリックに、それぞれ
１つの現在状態のなかで可能な制御事象を完全に記述す
るページとして示されている。制御すべきプロセスとし
てこの例示は（コード化された）状態Z0＝停止、Z1＝順
回転、Z2＝逆回転をとり得る電動機を基礎としている。
（プール）プロセス入力量は、E0＝停止命令、E1＝順回
転命令、E2＝逆回転命令、E3＝ストップ信号（たとえば
位置決めまたはコンベアー駆動などにおける範囲端）を
意味する。複雑な電動機制御の際には回転数、回転モー
メント、電流、電圧などのような他のパラメータが一般
にディジタルのプロセッサ入力量として付け加わる。
説明するため、第２図を平行して参照する。そこにはデ
ータメモリ範囲7a、7b、7cがシンボリックに、それぞれ
１つの現在状態のなかで可能な制御事象を完全に記述す
るページとして示されている。制御すべきプロセスとし
てこの例示は（コード化された）状態Z0＝停止、Z1＝順
回転、Z2＝逆回転をとり得る電動機を基礎としている。
（プール）プロセス入力量は、E0＝停止命令、E1＝順回
転命令、E2＝逆回転命令、E3＝ストップ信号（たとえば
位置決めまたはコンベアー駆動などにおける範囲端）を
意味する。複雑な電動機制御の際には回転数、回転モー
メント、電流、電圧などのような他のパラメータが一般
にディジタルのプロセッサ入力量として付け加わる。
先ずプロセス入力量E0…E3が顧慮される。プロセス入
力量E0…E3は、計算上の最大数24＝16よりも明らかに少
ない数の重要な入力ベクトル割当e0…e6にまとめられ
る。（この一般に考察すべき制御課題の特性は完全な記
述データの作成を容易にする。）また重要な入力ベクト
ル割当の、幅だけでなく、この数は一般的な場合に現在
状態から後続状態へ異なっていてよい。
力量E0…E3は、計算上の最大数24＝16よりも明らかに少
ない数の重要な入力ベクトル割当e0…e6にまとめられ
る。（この一般に考察すべき制御課題の特性は完全な記
述データの作成を容易にする。）また重要な入力ベクト
ル割当の、幅だけでなく、この数は一般的な場合に現在
状態から後続状態へ異なっていてよい。
コードZ0を有する現在状態ではデータメモリ範囲7aが
能動化される。いまたとえば新しい入力ベクトル割当e3
が生ずると、制御ユニット３はこの新しい入力ベクトル
割当e3に対して特有の部分範囲、ここではデータメモリ
範囲7a相応の行を選択するための行選択器11をして、こ
の制御の場合に対して有効な予め作成された制御データ
S2および接続状態のコードZ2に到達させる。ここで説明
を完全なものにするため注意しておくと、特定の後続状
態の到達時の制御データは一般的な場合にも入力ベクト
ル割当にも関係する。
能動化される。いまたとえば新しい入力ベクトル割当e3
が生ずると、制御ユニット３はこの新しい入力ベクトル
割当e3に対して特有の部分範囲、ここではデータメモリ
範囲7a相応の行を選択するための行選択器11をして、こ
の制御の場合に対して有効な予め作成された制御データ
S2および接続状態のコードZ2に到達させる。ここで説明
を完全なものにするため注意しておくと、特定の後続状
態の到達時の制御データは一般的な場合にも入力ベクト
ル割当にも関係する。
新しい入力ベクトル割当e3に対して特有の部分範囲、
すなわちデータメモリ範囲7aの相応の行の選択は、入力
ベクトル割当e3が行アドレスに換算され、またそれによ
って直接に行にアクセスされることによって行われ得
る。このことが、たとえば絶対的行アドレスが利用でき
ないため、またはこれらがデータメモリ７の内部または
データメモリ７と場合によって存在するバックグラウン
ドメモリとの間のデータセット転送の結果として連続的
に変化するために可能でない場合には、探索される行は
データメモリ範囲7aのなかに記憶された入力ベクトル割
当e0…e6と新しい入力ベクトル割当e3との順次の比較に
より求められる。そのために行選択器11は順々に記憶さ
れた入力ベクトル割当e0ないし最大e6を信号経路19を経
て比較器17に与える。これは場合によっては、プロセス
入力量E0…E3の当該の状態でその値が重要でない個々の
ベクトル要素のマスキングに関する情報と一緒に行われ
る。ときには停止命令E0＝１が絶対的な優位を有するべ
きである、すなわちすべての他のプロセス入力量E1、E
2、E3に無関係に停止がひき起こされるべきである。従
って、入力ベクトル割当e0の行のなかのデータメモリ範
囲7aのなかでプロセス入力量E1、E2、E3は“x"により示
されている。
すなわちデータメモリ範囲7aの相応の行の選択は、入力
ベクトル割当e3が行アドレスに換算され、またそれによ
って直接に行にアクセスされることによって行われ得
る。このことが、たとえば絶対的行アドレスが利用でき
ないため、またはこれらがデータメモリ７の内部または
データメモリ７と場合によって存在するバックグラウン
ドメモリとの間のデータセット転送の結果として連続的
に変化するために可能でない場合には、探索される行は
データメモリ範囲7aのなかに記憶された入力ベクトル割
当e0…e6と新しい入力ベクトル割当e3との順次の比較に
より求められる。そのために行選択器11は順々に記憶さ
れた入力ベクトル割当e0ないし最大e6を信号経路19を経
て比較器17に与える。これは場合によっては、プロセス
入力量E0…E3の当該の状態でその値が重要でない個々の
ベクトル要素のマスキングに関する情報と一緒に行われ
る。ときには停止命令E0＝１が絶対的な優位を有するべ
きである、すなわちすべての他のプロセス入力量E1、E
2、E3に無関係に停止がひき起こされるべきである。従
って、入力ベクトル割当e0の行のなかのデータメモリ範
囲7aのなかでプロセス入力量E1、E2、E3は“x"により示
されている。
比較器17が最後に、記憶された入力ベクトル割当e3と
信号経路16を経て与えられている新しい入力ベクトル割
当e3との間の同一性を確認すると、それはそのことを信
号経路20を経て制御ユニット３に報知し、制御ユニット
３が行選択器11をして、一方では見出された行の制御デ
ータS2を信号経路22を経て出力ベクトル発生器23に与え
させ、また他方では見出された行の後続状態コードZ2を
信号経路25を経て状態レジスタ２のなかにロードさせ
る。
信号経路16を経て与えられている新しい入力ベクトル割
当e3との間の同一性を確認すると、それはそのことを信
号経路20を経て制御ユニット３に報知し、制御ユニット
３が行選択器11をして、一方では見出された行の制御デ
ータS2を信号経路22を経て出力ベクトル発生器23に与え
させ、また他方では見出された行の後続状態コードZ2を
信号経路25を経て状態レジスタ２のなかにロードさせ
る。
出力ベクトル発生器23は制御データS2から出力ベクト
ルａの制御または操作信号A0…AMを発生する。最も簡単
かつ迅速な場合には、このことは伝達された制御データ
S2の直接的な出力を意味する。最も一般的な場合には、
出力ベクトル発生器23は、制御データS2の形態で特定の
パラメータ値ならびに１つのプログラムブロックの開始
アドレスを伝達され、その処理から最後に固有の制御お
よび操作信号A0…AMを与えるデータ処理ユニットであ
る。この方法はデータボリウムとサイクル時間との間の
最適化を可能にする。出力ベクトルａの効果的な発生は
制御ユニット３に信号経路24を経て確認報知される。
ルａの制御または操作信号A0…AMを発生する。最も簡単
かつ迅速な場合には、このことは伝達された制御データ
S2の直接的な出力を意味する。最も一般的な場合には、
出力ベクトル発生器23は、制御データS2の形態で特定の
パラメータ値ならびに１つのプログラムブロックの開始
アドレスを伝達され、その処理から最後に固有の制御お
よび操作信号A0…AMを与えるデータ処理ユニットであ
る。この方法はデータボリウムとサイクル時間との間の
最適化を可能にする。出力ベクトルａの効果的な発生は
制御ユニット３に信号経路24を経て確認報知される。
制御データS2または付属の出力ベクトルａは、例とし
て選ばれた電動機制御では、電動機に必要とされる極性
の電流を供給するため相応の操作要素、たとえば電磁開
閉器または半導体スイッチが駆動されることによって、
コードZ2を有する後続状態への移行、すなわち電動機の
逆回転への移行を生じさせる。制御データS1は、新しい
入力ベクトル割当e1への回答とて基本状態から電動機順
回転への移行を生じさせ、他方において制御データS0は
それぞれ電動機停止を生じさせる、すなわち電動機電流
を遮断する。
て選ばれた電動機制御では、電動機に必要とされる極性
の電流を供給するため相応の操作要素、たとえば電磁開
閉器または半導体スイッチが駆動されることによって、
コードZ2を有する後続状態への移行、すなわち電動機の
逆回転への移行を生じさせる。制御データS1は、新しい
入力ベクトル割当e1への回答とて基本状態から電動機順
回転への移行を生じさせ、他方において制御データS0は
それぞれ電動機停止を生じさせる、すなわち電動機電流
を遮断する。
後続状態のコードZ2は既に状態レジスタ２のなかに位
置している。この応態に対して特有のデータメモリ範囲
7c、コードZ2を有するデータセットページ、好ましくは
直ちに、またはすぐ次の新しい入力ベクトル割当の到来
後に初めて、能動化され、新しいサイクルがそれに続
く。そ時間的長さ、同一または他の制御問題のすべての
他のサイクルの継続時間と同様に、ほぼ上記のサイクル
のそれに相当する。なぜならば、常に制御データS0、S1
またはS2の完全またはほぼ完全なセットのみが呼び出さ
れ、また出力される必要があるからである。制御データ
発生の高い速度に加えて準一定なサイクル時間の利点も
生ずる。
置している。この応態に対して特有のデータメモリ範囲
7c、コードZ2を有するデータセットページ、好ましくは
直ちに、またはすぐ次の新しい入力ベクトル割当の到来
後に初めて、能動化され、新しいサイクルがそれに続
く。そ時間的長さ、同一または他の制御問題のすべての
他のサイクルの継続時間と同様に、ほぼ上記のサイクル
のそれに相当する。なぜならば、常に制御データS0、S1
またはS2の完全またはほぼ完全なセットのみが呼び出さ
れ、また出力される必要があるからである。制御データ
発生の高い速度に加えて準一定なサイクル時間の利点も
生ずる。
別のプロセッサの作動状態が制御装置により処理され
得るように、本発明によれば、別の状態レジスタ２′、
別の入力段15′、切換装置30および別のメモリ範囲7
a′、7b′、7c′が設けられている。現在状態から後続
状態へのプロセッサの作動状態の移行の間に制御ユニッ
ト３は相応のスイッチＳを有する切換装置30を介して、
現在状態から後続状態への別のプロセッサの作動状態の
移行が開始されるようにする。そのために切換装置30は
状態レジスタ２から状態レジスタ２′へ、メモリ範囲7
a、7b、7cからメモリ範囲7a′、7b′、7c′へ、また入
力段15から入力段15′へ切換える。状態レジスタ２′の
なかに記憶されている現在状態およびプロセス入力デー
タE4…E7の規範に従って、現在状態（Z0、Z1、Z2）から
後続状態（Z0、Z1、Z2）への移行が上記の仕方に相応し
て行われ、その際にプロセス入力データE4…E7に対応付
けられている制御データおよびそのつどの後続状態は同
じくメモリ７のなかでメモリ範囲7a′、7b′、7c′のな
かに記憶されている。種々のプロセッサ作動状態の状態
移行の同期化の目的で両状態レジスタ２、２′の１つの
なかの状態コードが、他の状態レジスタのなかに特定の
状態コードが記憶されている場合に初めてロードされ
る。
得るように、本発明によれば、別の状態レジスタ２′、
別の入力段15′、切換装置30および別のメモリ範囲7
a′、7b′、7c′が設けられている。現在状態から後続
状態へのプロセッサの作動状態の移行の間に制御ユニッ
ト３は相応のスイッチＳを有する切換装置30を介して、
現在状態から後続状態への別のプロセッサの作動状態の
移行が開始されるようにする。そのために切換装置30は
状態レジスタ２から状態レジスタ２′へ、メモリ範囲7
a、7b、7cからメモリ範囲7a′、7b′、7c′へ、また入
力段15から入力段15′へ切換える。状態レジスタ２′の
なかに記憶されている現在状態およびプロセス入力デー
タE4…E7の規範に従って、現在状態（Z0、Z1、Z2）から
後続状態（Z0、Z1、Z2）への移行が上記の仕方に相応し
て行われ、その際にプロセス入力データE4…E7に対応付
けられている制御データおよびそのつどの後続状態は同
じくメモリ７のなかでメモリ範囲7a′、7b′、7c′のな
かに記憶されている。種々のプロセッサ作動状態の状態
移行の同期化の目的で両状態レジスタ２、２′の１つの
なかの状態コードが、他の状態レジスタのなかに特定の
状態コードが記憶されている場合に初めてロードされ
る。
Claims (3)
- 【請求項１】現在状態から後続状態へのプロセッサ作動
状態の移行を制御するための装置であって、 状態コード（Z0、Z1、Z2）を記憶するための状態メモリ
装置を備え、 それぞれ現在状態（Z0、Z1、Z2）に対応し複数の部分範
囲からなる範囲に分割されたデータメモリを備え、これ
らの部分範囲はそれぞれ入力ベクトル（e0、e1…e6）に
対応しそれぞれ後続状態コードと制御データとが記憶さ
れており、制御データは各現在状態と現在の入力ベクト
ルとに関係して読み出され、データメモリ内の入力ベク
トルは各現在状態に対し予め与えられ得る入力量（E0…
E3;E4…E7）の各現在状態に対し予め与えられ得る組み
合わせであり、 現在の入力量（E0…E3;E4…E7）が導かれる入力装置を
備え、この入力装置は、現に入ってくる入力量（E0…E
3;E4…E7）の全体から各現在状態に対し予め与えられ得
る入力量（E0…E3;E4…E7）を現在の入力ベクトルとし
て選択し、 現在の入力ベクトルと現在状態とに基づいてデータメモ
リの部分範囲を読み出す選択装置（３、６、11）を備
え、この部分範囲は現在状態に対応する範囲を含み現在
の入力ベクトルに対応するものである ような装置において、 前記データメモリ（７）は少なくともメモリ範囲の第１
及び第２の群（7a、7b、7c;7a′、7b′、7c′）に分割
され、 前記入力装置は少なくとも２つの入力段（15、15′）を
有し、 前記状態メモリ装置は少なくとも２つの状態レジスタ
（２、２′）を有し、 状態レジスタ（２、２′）、入力段（15、15′）及びメ
モリ範囲（7a、7b、7c;7a′、7b′、7c′）の一つの群
は一つのプロセッサに属しており、 切換装置（30）を備え、この切換装置（30）はプロセッ
サの状態移行中、入力段（15、15′）、メモリ範囲群
（7a、7b、7c;7a′、7b′、7c′）間、及び状態レジス
タ（２、２′）間の切換を行う ことを特徴とする現在状態から後続状態へのプロセッサ
作動状態の移行制御装置。 - 【請求項２】種々のプロセッサ作動状態の状態移行の同
期化のために、状態コードが両状態レジスタ（２、
２′）の一つに、他方の状態レジスタ（２、２′）に特
定の状態コードが記憶されている場合に初めてロードさ
れることを特徴とする請求項１記載の装置。 - 【請求項３】請求項１又は２による装置を有することを
特徴とするプログラム記憶式制御装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4226456A DE4226456A1 (de) | 1992-08-10 | 1992-08-10 | Einrichtung zum Steuern des Überganges von Prozessor-Betriebszuständen von einem Momentanzustand in einen Folgezustand |
| DE4226456.1 | 1992-08-10 | ||
| PCT/DE1993/000665 WO1994003848A1 (de) | 1992-08-10 | 1993-07-27 | Einrichtung zum steuern des überganges von prozessor-betriebszuständen von einem momentanzustand in einen folgezustand |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07506204A JPH07506204A (ja) | 1995-07-06 |
| JP2808548B2 true JP2808548B2 (ja) | 1998-10-08 |
Family
ID=6465241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6504892A Expired - Fee Related JP2808548B2 (ja) | 1992-08-10 | 1993-07-27 | 現在状態から後続状態へのプロセッサ作動状態移行制御装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5671423A (ja) |
| EP (1) | EP0654155B1 (ja) |
| JP (1) | JP2808548B2 (ja) |
| AT (1) | ATE147174T1 (ja) |
| DE (2) | DE4226456A1 (ja) |
| ES (1) | ES2096305T3 (ja) |
| WO (1) | WO1994003848A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4418623A1 (de) * | 1994-05-27 | 1995-11-30 | Siemens Ag | Programmiergerät |
| GB9418492D0 (en) * | 1994-09-14 | 1994-11-02 | Goodfellow John W | Prosthetic knee joint device |
| DE19634279A1 (de) * | 1996-08-24 | 1998-02-26 | Bosch Gmbh Robert | Verfahren und Einrichtung zur beschleunigten Ausführung eines Programmes durch eine speicherprogrammierbare Steuerung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4336588A (en) * | 1977-01-19 | 1982-06-22 | Honeywell Information Systems Inc. | Communication line status scan technique for a communications processing system |
| JPS62293404A (ja) * | 1986-06-12 | 1987-12-21 | Nec Corp | 状態制御回路 |
| DE3743438C2 (de) * | 1987-12-21 | 1996-06-20 | Volker Dipl Ing Hallwirth | Verfahren und Einrichtung zum Erzeugen von Steuersignalen |
| US5202998A (en) * | 1990-08-31 | 1993-04-13 | International Business Machines Corporation | Fast, simultaneous multi-processor system status communication interface |
| US5230001A (en) * | 1991-03-08 | 1993-07-20 | Crosscheck Technology, Inc. | Method for testing a sequential circuit by splicing test vectors into sequential test pattern |
| US5321603A (en) * | 1992-12-15 | 1994-06-14 | Allen-Bradley Company, Inc. | Programming apparatus for an industrial controller using two-dimensional graphic behavior profiles |
-
1992
- 1992-08-10 DE DE4226456A patent/DE4226456A1/de not_active Withdrawn
-
1993
- 1993-07-27 AT AT93915670T patent/ATE147174T1/de not_active IP Right Cessation
- 1993-07-27 US US08/381,900 patent/US5671423A/en not_active Expired - Fee Related
- 1993-07-27 JP JP6504892A patent/JP2808548B2/ja not_active Expired - Fee Related
- 1993-07-27 EP EP93915670A patent/EP0654155B1/de not_active Expired - Lifetime
- 1993-07-27 ES ES93915670T patent/ES2096305T3/es not_active Expired - Lifetime
- 1993-07-27 WO PCT/DE1993/000665 patent/WO1994003848A1/de active IP Right Grant
- 1993-07-27 DE DE59305002T patent/DE59305002D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ES2096305T3 (es) | 1997-03-01 |
| DE4226456A1 (de) | 1994-02-17 |
| DE59305002D1 (de) | 1997-02-13 |
| US5671423A (en) | 1997-09-23 |
| ATE147174T1 (de) | 1997-01-15 |
| WO1994003848A1 (de) | 1994-02-17 |
| JPH07506204A (ja) | 1995-07-06 |
| EP0654155A1 (de) | 1995-05-24 |
| EP0654155B1 (de) | 1997-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365311A (en) | Control of instruction pipeline in data processing system | |
| KR950012293B1 (ko) | 정보처리장치 및 이를 이용한 정보처리방법 | |
| US4118776A (en) | Numerically controlled machine comprising a microprogrammable computer operable with microprograms for macroinstructions and for inherent functions of the machine | |
| JPS6252344B2 (ja) | ||
| EP0403729B1 (en) | Digital-signal processing apparatus | |
| JP2808548B2 (ja) | 現在状態から後続状態へのプロセッサ作動状態移行制御装置 | |
| US4722043A (en) | Control system with changable time-shared execution of ladder and non-ladder programs | |
| JPH0766286B2 (ja) | Ｎｃ装置の処理方法 | |
| KR940006916B1 (ko) | 선택적 캐쉬 메모리를 가진 마이크로프로세서 | |
| JP3987277B2 (ja) | パルス信号生成装置 | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPS5853762B2 (ja) | 遅延時間制御回路 | |
| US7069418B2 (en) | Method and arrangement for instruction word generation in the controlling of functional units in a processor | |
| KR960003652B1 (ko) | 버스 감시기를 이용한 불가분 싸이클 지원방법 | |
| JPS6333168B2 (ja) | ||
| JP2003345406A (ja) | 制御装置 | |
| KR100654477B1 (ko) | 프로세서 동작 방법 | |
| JP2720401B2 (ja) | 命令メモリ範囲の拡張装置 | |
| JPS62266625A (ja) | プログラマブル制御装置 | |
| JP2504974B2 (ja) | シ−ケンサの高速演算処理方式 | |
| CN1026633C (zh) | 操作处理器 | |
| JP2927102B2 (ja) | 命令列切り替え方法及びそれを用いた演算プロセッサ | |
| SU734616A1 (ru) | Устройство дл программного управлени | |
| KR0181970B1 (ko) | 타이머 명령 처리기 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |