JPS62293404A - 状態制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 Ｃ産業上の利用分野〕 本発明は、状態制御回路に関し、特に、ゲート回路およ
びラッチ回路、シフトレジスタ回路等の個別メモリ回路
で実現するには複雑すぎる点が問題であり、マイクロプ
ロセッサを用いて実現するには単純すぎる制御フローを
扱うのに適した状態制御回路に関する。

〔概　要〕

本発明は、電子回路により複数状態の制御フローを構成
する状態制御回路において、 各状態に対応する分岐情報と、状態数に対応した状態情
報と、出力信号に対応した状態情報とをそれぞれ別個に
設けられた３個の読出し専用メモリに格納しておき、複
数の入力信号を要素とする入力ベクトル信号に対応して
、上記読出し専用メモリからそれぞれ対応する要素から
なるベクトル信号を出力させることにより、 簡単な回路構成で複雑な制御フローを実現できるように
したものである。

〔従来の技術〕

従来、状態制御回路を実現する手段としては、複雑かつ
変更の容易性が要求されるものについてはマイクロプロ
セッサを使用し、単純でかつ変更の容易性に対する要求
が強くないものについては、ゲート、ラッチ、シフトレ
ジスタ等の個別的回路要素の組合せで実現している。

第３図はその一例として個別的要素の組合せにより単純
な状態遷移を表現する状態制御回路を示す回路図である
。同図において、１１および１２はラッチ回路、１３は
排他的論理和回路である。同回路は入力ＩＮＩの状態と
内部状態すなわちラッチ回路１１．１２の状態に応じて
出力信号０１．０２を発生する。

同回路は第４図に示したフローを実現しており、クロッ
ク信号ＣＬＫが入力されることにより、毎回同図の５Ｔ
ＡＲＴからＥＮＤまでのフローを実行する。

〔発明が解決しようとする問題点〕

第４図のような単純なフローに対しては、第３図に示す
ような個別要素の組合せで十分であるが、もっとも複雑
なフローを実現する場合には回路規模が大きくなり回路
の実現が困難となる。また状態フローの変更に対応する
ことも困難となる問題点がある。また、回路規模が非常
に大きい場合には、マイクロプロセッサを用いることも
できるけれども、回路規模がそれ程は大きくないのにマ
イクロプロセッサを用いることは単純すぎかつコスト的
に得策でない問題点がある。

本発明の目的は、上記の問題点を解決することにより、
簡単な回路構成により、複雑な制御フローを実現できる
状態制御回路を提供することにある。

〔問題点を解決するための手段〕

本発明は、電子回路により複数状態の制御フローを構成
する状態制御回路において、Ｋ個（Ｋは自然数）の入力
信号を要素とするに次元の入力ベクトル信号を入力しこ
の入力ベクトル信号の内容に応じてに個の要素の中から
に′個（Ｋ’　≦Ｋ）の要素を選択し分岐制御ベクトル
信号を出力するに′個のセレクタ回路と、上記入力ベク
トル信号とは無関係にクロック）３号に従い発生し各状
態に対応してその要素が与えられる第一の状態ベクトル
信号を出力するラッチ回路と、各状態に対応する分岐情
報を格納し、上記第一の状態ベクトル信号をアドレス入
力とし上記セレクタ回路の選択を制御するセレクタ制御
ベクトル信号を発生する第一の読出し専用メモリと、状
態数に対応した状態情報を格納し、上記分岐制御ベクト
ル信号と上記第一（７）４１ベクトル信号とをアドレス
入力として第二の状態ベクトル信号を出力し上記ラッチ
回路に入力する第二の読出し専用メモリと、出力信号に
対応した状態情報を格納し、上記第一の状態ベクトル信
号をアドレス入力として上記出力信号を構成要素とする
出力ベクトル信号を出力する第三の読出し専用メモリと
を含むことを特徴とする。

〔作　用〕

セレクタ回路において、Ｋ個（Ｋは自然数）、例えば４
個の入力信号を要素とする入力ベクトル信号からその内
容に応じて、第一の読出し専用メモリから出力されるセ
レクタ制御ベクトル信号の制御により、上記に個の要素
のうちからに’（［１（Ｋ′≦Ｋ）例えば３個の要素（
入力信号）を選択し、その状態に応じてその要素が与え
られる分岐制御ベクトル信号を出力する。

そして、第二の読出し専用メモリにおいて、ラッチ回路
において、クロック信号に従い発生される第一の状態ベ
クトル信号と、上記分岐制御ベクトル信号とをアドレス
入力として、第二の状態ベクトル信号を上記ラッチ回路
へ出力する。そして、第三の読出し専用メモリにおいて
、このラッチ回路から出力される第一の状態ベクトル信
号をアドレス入力として、その状態に応じて要素（出力
信号）が与えられる外部出力ベクトル信号を出力する。

また、第一の状態ベクトル信号は第一の続出し専用メモ
リのアドレス入力としても入力される。

すなわち、本発明は、第一、第二および第三の続出し専
用メモリに、あらかじめアドレス入力されるベクトル信
号の各要素の状態に応じた状態値を格納しておき、実際
にアドレス入力されるベクトル信号に応じて出力される
。

従って複雑な状態に対してもそのメモリ容量とそれに伴
いセレクタ回路の数を増すことにより対処することがで
き、出力信号の変更、分岐条件の変更および状態数の変
更もそれぞれ対応する読出し専用メモリの内容を書き替
えることで可能となる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図である
。本実施例は、ＥＣＣＮＶ　、　ＦＳＴＮ、　ＩＮＦＯ
ＩＲおよびＩＮＦＯ２Ｒの４個入力信号を要素とする４
次元の入力ベクトル信号Ｃを入力し、この入力ベクトル
信号Ｃの内容に応じて上記４個の要素の中から３個の要
素を選択し分岐制御ベクトル信号Ｃ′を出力する３個の
セレクタ回路５．６．７と、クロック信号ＣＬＫに従い
発生し各状態に対応してその要素が与えられる第一の状
態ベクトル信号Ｓを出力するラッチ回路４と、第一の状
態ベクトル信号Ｓをアドレス入力としセレクタ回路５．
６．７の選択を制御するセレクタ制御ベクトル信号Ｐを
発生する第一の読出し専用メモリｌと、分岐制御ベクト
ル信号Ｃ′と第一の状態ベクトル信号Ｓとをアドレス入
力として第二の状態ベクトル信号Ｓ′を出力しラッチ回
路４に入力する第二の続出し専用メモリ２と、第一の状
態ベクトル信号Ｓをアドレス入力として５ＥＮＤ、　Ｉ
ＮＦＯＩＳ、　ＩＮＦＯ２ＳおよびＥＣＩＮ［＋１の４
個の出力信号を構成要素とする出力ベクトル信号ｌを出
力する第三の読出し専用メモリ３とを含んでいる。

本発明の特徴は、第１図において、読出し専用メモリ１
〜３、ラッチ回路４およびセレクタ回路５〜７を設けた
ことにある。

次に、本実施例の動作について説明する。まずはじめに
、本実施例により実現される制御フローについて第２図
に示すフローチャートにより説明する。

第２図のフローチャートにおいて、状態遷移に関連した
外部からの入力信号は第１図に示すように、ＥＣＣ０Ｎ
ν、ＦＳＴＮ、　ＩＮＦＯＩＩ？、　ＩＮＦＯ２Ｒの４
種である。

従って上記の入力ベクトル信号Ｃは、 Ｃ＝　（ＥＣＣＯＮＶＸｌ’ｓＴＮ、　ＩＮＦＯＩＲ，
ＩＮＦＯ２Ｒ）で要素数が４であるからに＝４である。

１回の［５ＴＡＲＴ　ＪからｒＥＮＤ　Ｊまでのフロー
で同時に使用される外部制御信号は高々３である。すな
わち、Ｋ’＝３となる。従ってベクトル信号Ｃ′とじて
は、 Ｃ’　＝　（Ｃ＋　、Ｃ２、Ｃａｌ　）であり各要素Ｃ
ｒ　　（ｊ＝１．２．３）は、ＥＣＣ０ＮＶ、ＦＳＴＮ
、　ＩＮＦＯＩＲ，、ＩＮＦＯ２Ｒのいずれかに対応づ
けられる。どの入力に対応するかは、現在の状態ベクト
ル信号Ｓにより決まる。また、同フローチャートは状態
を１〜４の４通りもつので、状態ベクトル信号Ｓは２ビ
ツトにより Ｓ＝　（Ｓｔ　、Ｓ２　） と表すことができる。また各状態ごとにフローの制御に
かかわる状態ベクトル信号Ｓが定まるので、これにより
セレクタ制御ベクトル信号Ｐも定まり第１表に示すよう
になる。また各状態に対して外部への出力ベクトル信号
■も決定される。すなわち、 ！　＝　（ＳＥＮＤＳｒＮＦＯｌｓ、　ＩＮＦＯ２ＳＳ
ＥＣＩＮＤＩ）と対応づけすると、各状態における出力
ベクトル信号■は第２表に示すように決定される。

次に第１図について第２図のフローチャートと対応づけ
つつ説明する。同図において、外部からの入力信号ＥＣ
Ｃ０ＮＶ、、ＦＳＴＮ、　ＩＮＦＯＩＲ，、ＩＮＦＯ２
Ｒは入力ベクトル信号Ｃの要素となる。この入力ベクト
ル信号Ｃはセレクタ回路５〜７へ入力される。各セレク
タ回路５〜７は、セレクタ制御ベクトル信号Ｐの状態に
応じて入力ベクトル信号Ｃの４つの要素の内の３要素が
第１表の変換則に従って選択され、分岐制御ベクトル信
号Ｃ′を出力する。ラッチ回路４の出力である状態ベク
トル信号Ｓとセレクタ回路５〜７の出力である分岐制御
ベクトル信号Ｃ′とは、状態制御用の読出し専用メモリ
２のアドレス入力に接続される。読出し専用メモリ２は
、状態ベクトル信号Ｓと分岐制御ベクトル信号Ｃ′の状
態に応じて定まる次の状態ベクトル信号Ｓ′を出力する
。一方、状態ベクトル信号Ｓは読出し専用メモリ３のア
ドレス入力に接続される。

読出し専用メモリ３は、各アドレス入力の状態ベクトル
信号Ｓに応じて出力信号ＳＥＮθ、ＩＮＦＯＩｓ、　Ｉ
ＮＦＯ２Ｓ、　ＥＣＩＮＤｌを構成要素とする出力ベク
トル信号１　＝　　（ＳＥＮＤ、ＩＮＦＯＩＳ、ＩＮＦ
Ｏ２Ｓ、、ＥＣＩＮＤＩ）を発生する。

また、状態ベクトル信号Ｓは読出し専用メモリ１のアド
レス入力へも接続される。読出し専用メモリ１は各アド
レス入力信号の状態に応じてセレクタ回路５〜７を制御
する制御ベクトル信号Ｐを第１表に従って出力する。各
セレクタ回路５〜７はＳ、　、Ｓｌ　のアドレスで指定
された入力を選択し、分岐選択ベクトル信号Ｃ′を発生
する。ここで、各セレクタのＣ入力は「１」のとき出力
を強制的に「０」に固定する働きをもつ。

以上説明したように、第１図に示す本実施例の簡単な回
路構成により、第２図のフローチャートで示される制１
ｆｆｌｌフローを実現することができる。

また、出力信号の変更は読出し専用メモリ３の書き替え
により可能であり、分岐条件の変更は、読出し専用メモ
リ１および２の変更で可能となり、状態数の変更は続出
し専用メモリ２の変更で可能となるため、制御フローの
変更に対して容易に対応できる。

〔発明の効果〕

以上説明したように、本発明によれば、上記の条件によ
り、簡単な回路構成により、制御フローの複雑性に対し
て対応できる状態制御回路が得られ、その結果は大であ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図は第１図の回路で実現される動作を示すフローチ
ャート。 第３図は従来例を示す回路図。 第４図は第３図の回路で実現される動作を示すフローチ
ャート。 １〜３・・・読出し専用メモリ、４．１１．１２・・・
ラッチ回路、５〜７・・・セレクタ回路、１３・・・排
他的論理和回路、Ｃ・・・入力ベクトル信号、Ｃ′・・
・分岐制御ベクトル信号、■・・・出力ベクトル信号、
Ｐ・・・セレクタ制御ベクトル信号、Ｓ・・・ラッチ回
路比ツノベクトル信号、Ｓ′・・・状態ベクトル信号、
ＥＣＣ０Ｎν、ＦＳＴＮ、　ＩＮＦＯＬＲ，ＩＮＦＯ２
Ｒ・・・入力信号、５ＥＮＤ、　ＩＮＦＯＩＳ、ＩＮＦ
Ｏ２Ｓ、　ＦＣＩＮＤＩ・・・出力信号。

Claims (1)

【特許請求の範囲】
1. （１）電子回路により複数状態の制御フローを構成する
   状態制御回路において、 Ｋ個（Ｋは自然数）の入力信号を要素とするＫ次元の入
   力ベクトル信号（Ｃ）を入力しこの入力ベクトル信号の
   内容に応じてＫ個の要素の中からＫ′個（Ｋ′≦Ｋ）の
   要素を選択し分岐制御ベクトル信号（Ｃ′）を出力する
   Ｋ′個のセレクタ回路（５、６、７）と、 上記入力ベクトル信号とは無関係にクロック信号（ＣＬ
   Ｋ）に従い発生し各状態に対応してその要素が与えられ
   る第一の状態ベクトル信号（Ｓ）を出力するラッチ回路
   （４）と、 各状態に対応する分岐情報を格納し、上記第一の状態ベ
   クトル信号をアドレス入力とし上記セレクタ回路の選択
   を制御するセレクタ制御ベクトル信号（Ｐ）を発生する
   第一の読出し専用メモリ（１）と、 状態数に対応した状態情報を格納し、上記分岐制御ベク
   トル信号と上記第一の状態ベクトル信号とをアドレス入
   力として第二の状態ベクトル信号（Ｓ′）を出力し上記
   ラッチ回路に入力する第二の読出し専用メモリ（２）と
   、 出力信号に対応した状態情報を格納し、上記第一の状態
   ベクトル信号をアドレス入力として上記出力信号を構成
   要素とする出力ベクトル信号（１）を出力する第三の読
   出し専用メモリ（３）とを含むことを特徴とする状態制
   御回路。