KR0158490B1 - 프로그래머블 직렬 입출력회로 - Google Patents
프로그래머블 직렬 입출력회로 Download PDFInfo
- Publication number
- KR0158490B1 KR0158490B1 KR1019950015380A KR19950015380A KR0158490B1 KR 0158490 B1 KR0158490 B1 KR 0158490B1 KR 1019950015380 A KR1019950015380 A KR 1019950015380A KR 19950015380 A KR19950015380 A KR 19950015380A KR 0158490 B1 KR0158490 B1 KR 0158490B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- shift
- output
- data
- flip
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분아: 마이크로 콘트롤러의 직렬 입출력회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제: 마이크로 콘트롤러에서 출력되는 데이타의 비트수를 가변하여 전송할 수 있는 프로그래머블 직렬 입출력회로를 제공한다.
3. 발명의 해결방법의 요지: 개시된 직렬 입출력회로는, 내부버스에 연결되며 인가되는 시프트 클럭에 따라 직렬 데이타를 시프팅하는 시프트 버퍼와, 상기 내부버스에 연결되며 데이타에 대한 송신 및 수신 모드를 결정하는 입출력 모드지정부와, 내부 및 외부클럭을 선택적으로 수신하여 상기 시프트 클럭을 발생하는 SIO 클럭선택기와, 상기 시프트 클럭에 응답하여 미리 프로그램된 카운팅 값을 시프팅하여 상기 직렬 데이타의 출력 비트수를 결정하는 인터럽트 소스 신호를 출력하는 프로그래머블 시프트 카운터를 포함한다.
4. 발명의 중요한 용도: 마이크로 콘트롤러내의 데이타의 비트수를 가변하여 전송하는 분야에 유효 적합하게 사용된다.
Description
제1도는 종래의 일반적인 직렬 입출력회로의 블럭도.
제2도는 본 발명에 따르는 프로그래머블 직렬 입출력회로도, 및
제3도는 제2도중 시프트 카운터부의 구체회로도이다.
본 발명은 마이크로 콘트롤러의 직렬 입출력회로에 관한 것으로, 특히 마이크로 콘트롤러에서 출력되는 데이타의 비트수를 가변하여 전송할 수 있는 프로그래머블 직렬 입출력회로에 관한 것이다.
일반적으로, 마이크로 콘트롤러는 중앙처리부외에 직렬 입출력회로 및 메모리 등의 각 모듈로 구성되어 있는데, 이 중에서 직렬 입출력회로는 내부버스와 연결되어 내부로 제공되는 직렬로 수신하고 외부로 출력되는 데이타를 직렬로 전송하는 기능을 담당한다. 제1도에는 이러한 직렬 입출력회로에 대한 종래의 회로 블럭도가 도시된다.
제1도를 참조하면, 내부버스에 연결되며 인가되는 시프트 클럭에 따라 직렬 데이타를 시프팅하는 시프트 버퍼 2와, 상기 내부버스에 연결되며 데이타에 대한 송신 및 수신 모드를 결정하는 입출력 모드지정부인 SIO 모드 REG 4와, 내부 및 외부 클럭 ICLK, ECLK을 선택적으로 수신하여 상기 시프트 클럭을 발생하는 SIO 클럭 선택기 6와, 상기 시프트 클럭을 카운팅하여 상기 직렬 데이타의 출력 비트수를 결정하는 인터럽트 소스 신호를 출력하는 시프트 카운터 8는 상기 직렬 입출력회로에 포함된다.
상기 제1도의 전체적인 동작은 상기 입출력 모드 지정부인 SIO 모드 REG 4에 의해 결정된다. 즉, 상기 직렬 입출력회로는 상기 SIO 모드 REG 4에 세팅된 모드에 따라 상기 직렬 데이타의 송신, 수신, 및 송신/수신을 수행한다. 여기서, 상기 시프트 버퍼 2에 저장되는 직렬 데이타 또는 출력되는 직렬 데이타의 비트수는 상기 시프트 카운터 8의 인터럽트 소스 신호에 의해 정해진다. 부언하면, 상기 시프트 버퍼 2는 상기 시프트 클럭에 따라 직렬 데이타를 시프팅하는 도중에 상기 인터럽트 소스신호가 발생되면 시프팅 동작을 멈추고 있다가 다시 소정시간이 지나면 시프팅을 하는 동작을 되풀이한다. 그럼에 의해, 상기 저장되거나 출력되는 직렬 데이타의 비트수는 상기 시프트 카운터 8의 카운팅 값에 따라 일정한 비트로 고정됨을 알 수 있다. 따라서, 이러한 경우에 사용자는 출력되거나 저장되는 데이타의 비트수를 조정할 수가 없게 된다. 이러한 제한사항은 마이크로 콘트롤러를 가지는 시스템의 데이타 입출력에 대한 운용확장을 저해하는 요인으로 남게되는 문제점이 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 직렬 입출력회로를 제공함에 있다.
본 발명의 다른 목적은 간단한 구성으로서도 마이크로 콘트롤러의 데이타 입출력에 대한 운용성을 증대시킬 수 있는 직렬 입출력회로를 제공함에 있다.
본 발명의 또 다른 목적도 마이크로 콘트롤러에서 출력되는 데이타의 비트수를 가변하여 전송할 수 있는 프로그래머블 직렬 입출력회로를 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명의 프로그래머블 직렬 입출력회로는, 내부버스에 연결되며 인가되는 시프트 클럭에 따라 직렬 데이타를 시프팅하는 시프트 버퍼와, 상기 내부버스에 연결되며 데이타에 대한 송신 및 수신 모드를 결정하는 입출력 모드지정부와, 내부 및 외부클럭을 선택적으로 수신하여 상기 시프트 클럭을 발생하는 SIO 클럭선택기와, 상기 시프트 클럭에 응답하여 미리 프로그램된 카운팅 값을 시프팅하여 상기 직렬 데이타의 출력 비트수를 결정하는 인터럽트 소스 신호를 출력하는 프로그래머블 시프트 카운터를 가짐을 특징으로 한다. 여기서, 상기 프로그래머블 시프트 카운터는 상기 내부버스의 최하위 비트라인에 데이타 입력단이 연결되고 상기 시프트 클럭 및 반전된 시프트 클럭을 클럭단 및 반전 클럭단으로 수신하는 제1플립플롭과, 상기 제1플립플롭의 반전 출력단에 반전 클럭단이 연결되고 비반전 출력단에 클럭단이 연결되며 상기 최하위 비트라인의 한비트 상위 라인에 데이타 입력단이 연결된 제2플립플롭과, 상기 제2플립플롭에 대하여 종속적으로 각기 연결되고 상기 최하위 비트라인의 한비트 상위 라인에서 부터 최상위 비트라인에까지 데이타 입력단이 각기 연결된 플립플롭소자들과, 상기 제1, 2 및 플립플롭소자들의 각각의 비반전 출력단의 신호를 노아 게이팅하는 노아 게이트를 포함하는 구성을 가진다.
이하에서는 본 발명의 바람직한 직렬 입출력회로가 첨부된 도면과 함께 설명될 것이다. 첨부된 도면의 참조부호들중 동일한 참조부호는 가능한한 동일 구성 및 기능을 가지는 것을 가르킨다. 그러므로, 종래의 도면에서 표기된 부호가 본 발명의 도면에 나타나 있다면 균등물 또는 대응되는 등가소자로서 이해되어야 할 것이다. 다음의 설명에서, 그러한 구성에 대한 상세한 항목들이 본 발명을 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 기본적 소자의 특징 및 구성들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.
먼저, 제2도를 참조하면, 본 발명에 따른 마이크로 콘트롤러의 직렬 입출력회로가 도시되어 있다. 제2도에서, 시프트 버퍼 2는 내부버스에 연결되며 인가되는 시프트 클럭에 따라 직렬 데이타를 시프팅한다. 입출력 모드지정부인 SIO 모드 REG 4는 상기 내부버스에 연결되며 데이타에 대한 송신 및 수신 모드를 결정한다. SIO 클럭선택기 6는 내부 및 외부클럭 ICLK, ECLK을 선택적으로 수신하여 상기 시프트 클럭 SCLK을 발생한다. 프로그래머블 시프트 카운터 100는 상기 시프트 클럭에 응답하여 미리 프로그램된 카운팅 값을 시프팅하여 상기 직렬 데이타의 출력 비트수를 결정하는 인터럽트 소스 신호를 출력한다. 상기 카운터 100에 대한 구체회로는 제3도에 도시된다.
제3도를 참조하면, 상기 내부버스의 최하위 비트라인 LSB에 데이타 입력단 D이 연결되고 상기 시프트 클럭 SCLK 및 반전된 시프트 클럭 /SCLK을 클럭단 CK 및 반전된 클럭단 /CK으로 수신하는 제1플립플롭 100a과, 상기 제1플립플롭 100a의 반전 출력단 /Q에 반전 클럭단 /CK에 연결되고 비반전 출력단 Q에 클럭단 CK이 연결되며 상기 최하위 비트라인의 한비트 상위 라인에 데이타 입력단 D이 연결된 제2플립플롭 100b과, 상기 제2플립플롭 100b에 대하여 종속적으로 각기 연결되고 상기 최하위 비트라인의 한비트 상위 라인에서부터 최상위 비트라인 MSB에까지 데이타 입력단 D이 각기 연결된 플립플롭소자들 100C,..., 100n고, 상기 제1, 2 및 플립플롭소자들의 각각의 비반전 출력단 Q의 신호를 노아 게이팅하는 노아 게이트 102는 상기 프로그래머블 시프트 카운터 100에 포함된다.
상기한 바와 같이 구성된 본 발명의 직렬 입출력회로의 동작관계를 이하에서 설명한다. 제2도에서, 상기 SIO 모드 REG 4에 세팅된 모드에 따라 상기 시프트 버퍼 2는 직렬 데이타에 대한 송신, 수신, 및 송신/수신을 수행하게 된다. 먼저 송신 모드시 상기 시프트 버퍼 2는 데이타를 직렬로 출력하며, 수신 모드시 상기 버퍼 2는 상기 직렬 데이타를 수신하고, 송신/수신 모드시 상기 버퍼 2는 상기 데이타를 직렬로 입력하는 동시에 저장된 데이타를 시프팅 출력한다. 여기서, 상기 시프트 버퍼 2에 저장되는 직렬 데이타 또는 출력되는 직렬 데이타의 비트수는 상기 프로그래머블 시프트 카운터 100의 인터럽트 소스 신호에 의해 정해진다. 이 경우에 사용자는 상기 내부버스를 통해 카운팅 값을 설정하게 된다. 따라서, 카운팅 값은 라인 5를 통해 제3도의 각 플립플롭에 래치된다. 따라서, 상기 시프트 버퍼 2는 상기 시프트 클럭에 따라 직렬 데이타를 시프팅하는 도중에 상기 프로그램된 값에 따른 인터럽트 소스 신호가 발생되면 시프팅 동작을 멈추고 있다가 다시 소정시간이 지나면 시프팅을 하는 동작을 되풀이한다. 그럼에 의해, 상기 저장되거나 출력되는 직렬 데이타의 비트수는 상기 시프트 카운터 100의 카운팅 값에 따라 일정한 비트가 아닌 가변 비트로 조정됨을 알 수 있다. 예를들어, 사용자가 12비트의 데이타를 전송하고 싶은 경우에, 상기 제3도에서 도시된 플립플롭을 4개 사용하고 12의 값을 상기 라인 5을 통해 인가하면 된다. 따라서, 이러한 가변 조정은 마이크로 콘트롤러를 가지는 시스템의 데이타 입출력에 대한 운용확장을 증대시키는 효과가 있다.
상술한 바와 같은 본 발명에 따르면, 간단한 구성을 가지면서도 마이크로 콘트롤러내의 입출력 비트수를 가변하는 장점이 있다.
Claims (2)
- 마이크로 콘트롤러의 직렬 입출력회로에 있어서; 상기 마이크로 콘트롤러의 내부버스에 연결되며 인가되는 시프트 클럭에 따라 직렬 데이타를 시프팅하는 시프트 버퍼와; 상기 내부버스에 연결되며 데이타에 대한 송신 및 수신 모드를 결정하는 입출력 모드지정부와; 내부 및 외부클럭을 선택적으로 수신하여 상기 시프트 클럭을 발생하는 SIO 클럭선택기와; 상기 시프트 클럭에 응답하여 미리 프로그램된 카운팅 값을 시프팅함으로써 상기 직렬 데이타의 출력 비트수를 결정하는 인터럽트 소스 신호를 출력하는 프로그래머블 시프트 카운터를 가짐을 특징으로 하는 회로.
- 제1항에 있어서, 상기 시프트 카운터는, 상기 내부버스의 최하위 비트라인에 데이타 입력단이 연결되고 상기 시프트 클럭 및 반전된 시프트 클럭을 클럭단 및 반전 클럭단으로 수신하는 제1플립플롭과, 상기 제1플립플롭의 반전 출력단에 반전 클럭단이 연결되고 비반전 출력단에 클럭단이 연결되며 상기 최하위 비트라인의 한비트 상위 라인에 데이타 입력단이 연결된 제2플립플롭과, 상기 제2플립플롭에 대하여 종속적으로 각기 연결되고 상기 최하위 비트라인의 한비트 상위라인에서 부터 최상위 비트라인에까지 데이타 입력단이 각기 연결된 플립플롭소자들과, 상기 제1, 2 및 플립플롭소자들의 각각의 비반전 출력단의 신호를 노아 게이팅하는 노아 게이트를 포함하는 것을 특징으로 하는 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015380A KR0158490B1 (ko) | 1995-06-12 | 1995-06-12 | 프로그래머블 직렬 입출력회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015380A KR0158490B1 (ko) | 1995-06-12 | 1995-06-12 | 프로그래머블 직렬 입출력회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970002604A KR970002604A (ko) | 1997-01-28 |
| KR0158490B1 true KR0158490B1 (ko) | 1998-12-15 |
Family
ID=19416857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015380A KR0158490B1 (ko) | 1995-06-12 | 1995-06-12 | 프로그래머블 직렬 입출력회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0158490B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414867B1 (ko) * | 2001-12-29 | 2004-01-13 | 주식회사 하이닉스반도체 | 저잡음 내장형 클럭생성기를 구비한 마이크로 컨트롤러 및그를 탑재한 시스템 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100324317B1 (ko) * | 1999-04-01 | 2002-02-16 | 김영환 | 시리얼 프로그램 제어회로 |
-
1995
- 1995-06-12 KR KR1019950015380A patent/KR0158490B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414867B1 (ko) * | 2001-12-29 | 2004-01-13 | 주식회사 하이닉스반도체 | 저잡음 내장형 클럭생성기를 구비한 마이크로 컨트롤러 및그를 탑재한 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970002604A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU640448B2 (en) | Digital clock buffer circuit providing controllable delay | |
| US4458165A (en) | Programmable delay circuit | |
| JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| KR0158490B1 (ko) | 프로그래머블 직렬 입출력회로 | |
| US4903005A (en) | Comparator circuit | |
| KR100266696B1 (ko) | 직렬 통신 인터페이스 회로 | |
| KR100431524B1 (ko) | 프로그래머블 지연 회로 | |
| JPH11509658A (ja) | 拡張されたチップ選択リセット装置および方法 | |
| KR100271629B1 (ko) | 업/다운카운터 | |
| KR0151362B1 (ko) | 교환기의 pcm데이타 이득 조정장치 | |
| JPH03117210A (ja) | クロック位相設定回路 | |
| JPS62248312A (ja) | 直列並列変換回路 | |
| JP2508322B2 (ja) | シリアルｉ／ｏ回路内臓マイクロコンピュ―タ | |
| JPH0422220A (ja) | タイマー回路 | |
| KR960005978B1 (ko) | 직렬통신회로 | |
| JP2565768B2 (ja) | シリアルデータ送受信装置 | |
| JP2687793B2 (ja) | ヒステリシス付き誤り率警報回路 | |
| JPH11261407A (ja) | カウンタ | |
| KR19990014419U (ko) | 입력신호의 지연회로 | |
| JPH01101736A (ja) | 入力回路 | |
| KR19980043765A (ko) | 대용량 icps에서 고속 직렬 통신 회로 | |
| JPH0681057B2 (ja) | プログラマブルデ−タ変換装置 | |
| JPH02206222A (ja) | カウンタ | |
| JPH11184808A (ja) | シリアル通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050705 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |