JP2687793B2 - ヒステリシス付き誤り率警報回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はヒステリシス付き誤り率
警報回路に係り、特にディジタルデータ伝送のヒステリ
シス付き誤り率警報回路に関するものである。

【０００２】

【従来の技術】従来の誤り率警報回路の例を図２および
図３に示し説明する。この図２は基本的な誤り率警報回
路を示す。この図２において、１１は誤り率警報回路
で、１２はエラーパルス、１３はクロックの各入力を示
し、１４は警報出力、１５は反転警報出力を示す。そし
て、この図２に示す誤り率警報回路１１はエラーパルス
１２，クロック１３を１組入力して、クロックの周期ご
とにエラーパルスが何個入力するかを数え、数えた結果
が予め設定した設定値以上の場合に警報出力１４に論理
「１」を，反転警報出力１５には論理「０」をそれぞれ
出力する。逆に設定値よりも小さい場合には警報出力１
４に論理「０」を，反転警報出力１５に論理「１」をそ
れぞれ出力する。例えば、設定値が１でクロック入力が
誤りを監視する信号列の１０の乗ビット周期のクロック
の場合、エラーパルスが１０の６乗ビット周期のクロッ
ク内に１個以上入力すると、すなわち、誤り率が１０の
−６乗以上になると、警報出力１４が論理「１」，反転
警報出力１５が論理「０」となる。

【０００３】図３は誤り率警報回路を２組，セットリセ
ットフリップフロップを１つ用いたヒステリシス付き誤
り率警報回路の例を示す。この図３において、２１，２
２は誤り率警報回路、２３は誤り率警報回路２１の出力
によってセットされ、誤り率警報回路２２の出力によっ
てリセットされるセットリセットフリップフロップであ
る。２４はエラーパルス、２５はクロックＡ、２６はク
ロックＢの各入力を示し、２７は警報出力を示す。

【０００４】つぎに動作について説明する。まず、誤り
率警報回路２１はエラーパルス２４，クロックＡ２５を
入力して、クロックＡ２５の周期内のエラーパルス数を
数えて、その数が予め設定した設定値以上の場合、論理
「１」をセットリセットフリップフロップ２３のセット
端子（Ｓ）に出力する。誤り率警報回路２２はエラーパ
ルス２４，クロックＢ２６を入力してこのクロックＢ２
６の周期内のエラーパルス数を数えて、その数が予め設
定した設定値よりも小さいと論理「１」をセットリセッ
トフリップフロップ２３のリセット端子（Ｒ）に出力す
る。そして、セットリセットフリップフロップ２３は、
セット入力が「１」，リセット入力が「０」のときには
警報出力２７に論理「１」を出力し、セット入力が
「０」，リセット入力が「１」のときには警報出力２７
に論理「０」を出力し、セット入力とリセット入力が両
方とも「１」または「０」の場合にはその前の出力を保
持するものとする。

【０００５】つぎに、いま誤り率警報回路２１，２２の
設定値を１とし、クロックＡ２５が１０の６乗ビット周
期，クロックＢ２６が１０の７乗ビット周期とすると、
誤り率警報回路２１は誤り率が１０の−６乗以上になる
と論理「１」を出力し、１０の−６乗未満では論理
「０」を出力する。同様に、誤り率警報回路２２は誤り
率が１０の−７乗以上になると論理「０」を出力し、１
０の−７乗未満では論理「１」を出力する。

【０００６】そして、セットリセットフリップフロップ
２３は、セット端子（Ｓ），リセット端子（Ｒ）のそれ
ぞれに対し誤り率が１０の−７乗未満では「０」，
「１」を入力され、１０の−７乗以上１０の−６乗未満
では「０」，「０」を入力され、１０の−６乗以上では
「１」，「０」を入力されるので、１０の−７乗未満の
場合には警報出力２７を論理「０」とし，１０の−６乗
以上では論理「１」とする。また、１０の−７乗以上１
０の−６乗未満の場合にはその前の状態を保持するの
で、誤り率が１０の−８乗から１０の−５乗に変化する
場合、１０の−６乗未満では警報出力２７を論理「０」
とし，１０の−６乗以上では論理「１」にする。逆に、
１０の−５乗から１０の−８乗に変化する場合には、１
０の−７乗以上では警報出力２７を論理「１」とし、１
０の−７乗未満で論理「０」として、誤り率１桁分のヒ
ステリシスを持たせることができる。

【０００７】

【発明が解決しようとする課題】この従来のヒステリシ
ス付き誤り率警報回路では、ヒステリシスを持たせるた
めにクロックＡ２５，クロックＢ２６の各入力の周期を
変えているため誤り率警報回路２１の出力はクロックＡ
２５の周期で変化するが、誤り率警報回路２２の出力は
クロックＢ２６の周期でしか変化しない。したがって、
前の例で誤り率が１０の−８乗以下だったものがクロッ
クＡ２５の１周期の間のみ１０の−５乗となり、今度は
５×（１０の−７乗）となる場合、１０の−８乗以下の
ときには誤り率警報回路２１，２２の出力が「０」，
「１」で警報出力２７が論理「０」であり、１０の−５
乗となったとき誤り率警報回路２１の出力が「１」，誤
り率警報回路２２の出力はすぐに変化しないので「１」
のままとなり、警報出力２７が論理「０」であり、５×
（１０の−７乗）になったとき誤り率警報回路２１の出
力が「０」になってしまうので、警報出力２７は論理
「０」のままとなり、ヒステリシスがかからないという
課題があった。

【０００８】

【課題を解決するための手段】本発明のヒステリシス付
き誤り率警報回路は、ディジタル伝送の誤り率警報回路
において、エラーパルスと第１のクロックとを入力し，
この第１のクロックの周期中のエラーパルス数を予め設
定された値と比較し，比較結果に対応して出力を変化さ
せる第１の誤り率警報回路と、上記第１のクロックとこ
の第１のクロックとは異なる第２のクロックと警報出力
とを入力し，この警報出力に対応して第１のクロックと
第２のクロックの何れか一方を選択して出力するセレク
タと、上記エラーパルスと同一のエラーパルスと上記セ
レクタの出力クロックとを入力し，この出力クロックの
同期中のエラーパルス数を予め設定された値と比較し，
比較結果に対応して出力を変化させる第２の誤り率警報
回路と、上記第１の誤り率警報回路の出力で警報出力を
セットし，上記第２の誤り率警報回路の出力でこの警報
出力をリセットする警報出力手段とを備えるものであ
る。

【０００９】

【作用】本発明においては、第２の誤り率警報回路の入
力クロックの周期を選択する手段を備え、この第２の誤
り率警報回路が警報を出力するレベルを変化させる。

【００１０】

【実施例】図１は本発明によるヒステリシス付き誤り率
警報回路の一実施例を示すブロック図である。この図１
において、１はエラーパルス５とクロックＡ６とを入力
し，このクロックＡ６の周期中のエラーパルス数を予め
設定された値と比較し、比較結果に対応して出力を変化
させる誤り率警報回路、３はクロックＡ６とこのクロッ
クＡ６とは異なるクロックＢ７と警報出力とを入力し，
この警報出力に対応してクロックＡ６とクロックＢ７の
何れか一方を選択して出力するセレクタ、２はエラーパ
ルス５と同一のエラーパルスとセレクタ３の出力クロッ
クとを入力し，この出力クロックの同期中のエラーパル
ス数を予め設定された値と比較し，比較結果に対応して
出力を変化させる誤り率警報回路、４は誤り率警報回路
１の出力によってセットされ，誤り率警報回路２の出力
によってリセットされるセットリセットフリップフロッ
プで、このセットリセットフリップフロップ４は誤り率
警報回路１の出力で警報出力８をセットし，誤り率警報
回路２の出力でこの警報出力８をリセットする警報出力
手段を構成している。

【００１１】つぎにこの図１に示す実施例の動作を説明
する。まず、誤り率警報回路１はエラーパルス５，クロ
ックＡ６をそれぞれ入力してクロックＡ６の周期内のエ
ラーパルスを数えて、その数が予め設定した設定値以上
になっている場合論理「１」を出力し、設定値よりも小
さくなると論理「０」をセットリセットフリップフロッ
プ４のセット端子（Ｓ）に出力する。そして、セレクタ
３はクロックＡ６とクロックＢ７および警報出力８を入
力し、この警報出力８が論理「０」のときにはクロック
Ａ６を出力し，論理「１」のときにはクロックＢ７を出
力する。

【００１２】つぎに、誤り率警報回路２はエラーパルス
５とセレクタ３の出力クロックを入力してこの出力クロ
ックの周期内のエラーパルス数を数えて予め設定した設
定値よりも小さいと論理「１」をセットリセットフリッ
プフロップ４のリセット端子（Ｒ）に出力する。

【００１３】いま、誤り率警報回路１，２の設定値を１
としクロックＡ６が１０の６乗ビット周期，クロックＢ
７が１０の７乗ビット周期とすると、誤り率警報回路１
は誤り率が１０の−６乗以上になると論理「１」を出力
し、１０の−６乗未満では論理「０」を出力する。そし
て、セレクタ３が１０の６乗ビット周期のクロックＡ６
を選択している間は、誤り率警報回路２は誤り率が１０
の−６乗以上になると論理「１」を出力し、１０の−６
乗未満では論理「０」を出力する。このセレクタ３が１
０の７乗ビット周期のクロックＢ７を選択している間は
誤り率警報回路２は誤り率が１０の−７乗以上になると
論理「１」を出力し、１０の−７乗未満では論理「０」
を出力する。

【００１４】つぎに、誤り率が１０の−８乗以下の状態
からクロックＡ６の１周期の間のみ１０の−５乗とな
り、今度は５×（１０の−７乗）となる場合、１０の−
８乗以下のときにはセットリセットフリップフロップ４
のセット，リセット入力が論理「０」，「１」となり、
警報出力８が論理「０」となる。この警報出力８が論理
「０」となるとセレクタ３はクロックＡ６を選択して誤
り率警報回路２に出力する。

【００１５】つぎに、クロックＡ６の１周期の間のみ１
０の−５乗となってから５×（１０の−７乗）となる
と、誤り率警報回路１，２の出力は論理「１」，「０」
となる。したがって、警報出力８は論理「１」となり、
セレクタ３はクロックＢ７を選択して誤り率警報回路２
に出力するので、５×（１０の−７乗）となったとき誤
り率警報回路１の出力は論理「０」となるが、誤り率警
報回路２の出力は論理「０」のままのため警報出力８は
論理「１」を保持する。そして、誤り率が再び１０の−
７乗以下に下がると誤り率警報回路１，２の出力は論理
「０」，「１」となり、警報出力８は論理「０」とな
る。

【００１６】上記のように、誤り率が変化した場合、警
報出力８は「０」→「１」→「１」→「０」の順に出力
し、ヒステリシスを持たせることができる。

【００１７】

【発明の効果】以上説明したように本発明は、第２の誤
り率警報回路の入力クロックの周期を選択する手段を備
えることによりこの第２の誤り率警報回路が警報を出力
するレベルを変化させるようにしたので、誤り率の変化
する時間が短い場合にもヒステリシス動作ができるとい
う効果を有する。

【図面の簡単な説明】

【図１】本発明によるヒステリシス付き誤り率警報回路
の一実施例を示すブロック図である。

【図２】基本的な誤り率警報回路を示すブロック図であ
る。

【図３】従来のヒステリシス付き誤り率警報回路の一例
を示すブロック図である。

【符号の説明】

１，２ 誤り率警報回路 ３ セレクタ ４ セットリセットフリップフロップ ５ エラーパルス ６ クロックＡ ７ クロックＢ ８ 警報出力

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 ディジタル伝送の誤り率警報回路におい
   て、エラーパルスと第１のクロックとを入力し，この第
   １のクロックの周期中のエラーパルス数を予め設定され
   た値と比較し，比較結果に対応して出力を変化させる第
   １の誤り率警報回路と、前記第１のクロックとこの第１
   のクロックとは異なる第２のクロックと警報出力とを入
   力し，この警報出力に対応して第１のクロックと第２の
   クロックの何れか一方を選択して出力するセレクタと、
   前記エラーパルスと同一のエラーパルスと前記セレクタ
   の出力クロックとを入力し，この出力クロックの同期中
   のエラーパルス数を予め設定された値と比較し，比較結
   果に対応して出力を変化させる第２の誤り率警報回路
   と、前記第１の誤り率警報回路の出力で警報出力をセッ
   トし，前記第２の誤り率警報回路の出力でこの警報出力
   をリセットする警報出力手段とを備えることを特徴とす
   るヒステリシス付き誤り率警報回路。