JPH04271535A - ヒステリシス付き誤り率警報回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はヒステリシス付き誤り率
警報回路に関し、特にディジタルデータ伝送の誤り率警
報回路に関する。

【０００２】

【従来の技術】従来の誤り率警報回路につき図面を用い
て説明する。

【０００３】図２は基本的な誤り率警報回路を示す。誤
り率警報回路はエラーパルス，クロックを１組入力して
、クロックの周期ごとにエラーパルスが何個入力するか
を数え、数えた結果が設定値以上の場合に、警報出力に
論理“１”を、反転警報出力には論理“０”を出力する
。逆に設定値よりも小さい場合は、警報出力に論理“０
”を、反転警報出力に論理“１”を出力する。例えば、
設定値が１で、クロック入力が誤りを監視する信号列の
１０の６乗ビット周期のクロックの場合、エラーパルス
が１０の６乗ビット周期のクロック内に１個以上入力す
ると、すなわち誤り率が１０の−６乗以上になると、警
報出力が“１”、反転警報出力が“０”となる。

【０００４】図３は誤り率警報回路を２組、セットリセ
ットフリップフロップを１つ用いたヒステリシス付き誤
り率警報回路を示す。誤り率警報回路１は、エラーパル
ス１０，クロックＡ１１を入力して、クロックＡ１１の
周期内のエラーパルス数を数えて、その数が設定値以上
の場合、論理“１”をセットリセットフリップフロップ
５のセット端子（Ｓ）に出力する。誤り率警報回路２は
エラーパルス１０，クロックＢ１２を入力してクロック
Ｂ１２の周期内のエラーパルス数を数えて、その数が設
定値よりも小さいと、論理“１”をセットリセットフリ
ップフロップ５のリセット端子（Ｒ）に出力する。セッ
トリセットフリップフロップ５は、セット入力が“１”
，リセット入力が“０”の時には、警報出力１３に論理
“１”を出力し、セット入力が“０”，リセット入力が
“１”の時には警報出力１３に論理“０”を出力し、セ
ット入力，リセット入力が両方とも“１”または“０”
の場合その前の出力を保持するものとする。

【０００５】いま、誤り率警報回路１，２の設定値を１
とし、クロックＡ１１が１０の６乗ビット周期、クロッ
クＢ１２が１０の７乗ビット周期とすると、誤り率警報
回路１は、誤り率が１０の−６乗以上になると“１”を
出力し、１０の−６乗未満では“０”を出力する。同様
に、誤り率警報回路２は、誤り率が１０の−７乗以上に
なると“０”を出力し、１０の−７乗未満では“１”を
出力する。セットリセットフリップフロップ５は、セッ
ト端子（Ｓ），リセット端子（Ｒ）のそれぞれに対し、
誤り率が１０の−７乗未満では“０”，“１”を入力さ
れ、１０の−７乗以上１０の−６乗未満では“０”，“
０”を入力され、１０の−６乗以上では“１”，“０”
を入力されるので、１０の−７乗未満の場合警報出力１
３を“０”とし、１０の−６乗以上では“１”とする。 また、１０の−７乗以上１０の−６乗未満の場合はその
前の状態を保持するので、誤り率が１０の−８乗から１
０の−５乗に変化する場合、１０の−６乗未満では出力
を“０”とし、１０−６以上では“１”にする。 逆に１０の−５乗から１０の−８乗に変化する場合には
、１０の−７乗以上では出力を“１”とし、１０の−７
乗未満で“０”として、誤り率１桁分のヒステリシスを
持たせることができる。

【０００６】

【発明が解決しようとする課題】この従来のヒステリシ
ス付き誤り率警報回路では、ヒステリシスをもたせるた
めにクロック入力Ａ１１，Ｂ１２の周期を変えているた
め、誤り率警報回路１の出力はクロックＡ１１の周期で
変化するが、誤り率警報回路２の出力はクロックＢ１２
の周期でしか変化しない。したがって、前の例で誤り率
が１０の−８乗以下だったものが、クロックＡ１１の１
周期の間のみ１０の−５乗となり、今度は５×（１０の
−７乗）となる場合、１０の−８乗以下のときには誤り
率警報回路１，２の出力が“０”，“１”で警報出力１
３が“０”であり、１０の−５乗となったとき誤り率警
報回路１の出力が“１”、誤り率警報回路２の出力はす
ぐに変化しないので“１”のままとなり、警報出力１３
が“０”であり、５×（１０の−７乗）になったとき誤
り率警報回路１の出力が“０”になってしまうので警報
出力１３は“０”のままとなり、ヒステリシスがかから
ないという問題があった。

【０００７】

【課題を解決するための手段】本発明のヒステリシス付
き誤り率警報回路は、ディジタルデータ伝送の誤り率警
報回路において；エラーパルスと第１のクロックとを入
力し、このクロックの周期中のエラーパルス数をあらか
じめ設定された値と比較し比較結果に対応して出力を変
化させる第１の誤り率警報回路と；前記エラーパルスと
同一のエラーパルスと、前記第１のクロックとは異なる
第２のクロックとを入力し、このクロックの周期中のエ
ラーパルス数をあらかじめ設定された値と比較し比較結
果に対応して出力を変化させる第２の誤り率警報回路と
；前記第１の誤り率警報回路の出力信号のパルス幅を拡
大するパルス幅拡大手段と；このパルス幅拡大手段の出
力で警報出力をセットし前記第２の誤り率警報回路の出
力でこの警報出力をリセットする警報出力手段とを備え
ている。

【０００８】また、上記パルス幅拡大手段を、前記第１
の誤り率警報回路の出力信号が論理“１”から論理“０
”になる時点から前記第２のクロックの周期と同じパル
ス幅だけ論理“１”を出力するパルス幅拡大回路と、こ
のパルス幅拡大回路の出力と前記第１の誤り率警報回路
の出力との論理和を出力する論理和回路とで構成するこ
ともできる。

【０００９】さらに、上記警報出力手段を、前記パルス
幅拡大手段の出力をセット端子に入力し、前記第２の誤
り率警報回路の出力をリセット端子に入力したセットリ
セットフリップフロップで構成することもできる。

【００１０】

【実施例】次に本発明について図面を参照して説明する
。

【００１１】図１は本発明の一実施例のブロック図であ
り、図２に示す従来のものにパルス幅拡大回路３と論理
和回路４とを加えている。

【００１２】誤り率警報回路１は、エラーパルス１０，
クロックＡ１１を入力してクロックＡ１１の周期内のエ
ラーパルスを数えて、その数が設定値以上になっている
場合論理“１”を論理和回路４とパルス幅拡大回路３と
に出力し、設定値よりも小さくなると論理“０”を出力
する。パルス幅拡大回路３は、入力信号が“１”から“
０”になる時点からクロックＢ１２の周期と同じパルス
幅だけ“１”を論理和回路４に出力する。論理和回路４
は誤り率警報回路１とパルス幅拡大回路３とのそれぞれ
の出力信号を論理和演算して、セットリセットフリップ
フロップ５のセット端子（Ｓ）に出力する。誤り率警報
回路２は、エラーパルス１０，クロックＢ１２を入力し
てクロック２の周期内のエラーパルス数を数えて設定値
よりも小さいと論理“１”をセットリセットフリップフ
ロップ５のリセット端子に出力する。

【００１３】誤り率警報回路１，２の設定値を１とし、
クロックＡ１１が１０の６乗ビット周期，クロックＢ１
２が１０の７乗ビット周期とすると、誤り率警報回路１
は、誤り率が１０の−６乗以上になると“１”を出力し
、１０の−６乗未満では“０”を出力する。誤り率警報
回路２は、誤り率が１０の−７乗以上になると“０”を
出力し、１０の−７乗未満では“１”を出力する。

【００１４】誤り率が１０の−８乗以下の状態からクロ
ックＡ１１の１周期の間のみの１０の−５乗となり今度
は５×（１０の−７乗）となる場合、１０の−８乗以下
のときにはセットリセットフリップフロップ５のセット
，リセット入力が“０”，“１”となり、１０の−５乗
になってから５×（１０の−７乗）になると、セット入
力はクロックＡ１１の１周期時間たってからパルス幅拡
大回路３が出力するパルス幅の時間即ちクロックＢ１２
の周期の間“１”となり、リセット入力はクロックＢ１
２の１周期後に“１”から“０”となる。従って、セッ
ト入力，リセット入力はそれぞれ“０”，“１”→“１
”，“１”→“１”，“０”→“０”，“０”の順に変
化する。セットリセットフリップフロップ５はセット入
力が“１”、リセット入力が“０”のときには警報出力
１３に“１”を出力し、セット入力が“０”、リセット
入力が“１”のときには警報出力１３に“０”を出力し
、セット入力リセット入力が両方とも“１”または“０
”の場合その前の出力を保持するので、上記のように誤
り率が変化した場合、警報出力１３は“０”→“０”→
“１”→“１”の順に出力し、ヒステリシスをもたせる
ことができる。

【００１５】

【発明の効果】以上説明したように本発明は、第１の誤
り率警報回路の出力の（“１”から“０”に変化する時
の）パルス幅を拡大して警報出力手段（セットリセット
フリップフロップのセット端子）に入力したので、誤り
率の変化する時間が短かい場合にもヒステリシス動作が
できるという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】基本的な誤り率警報回路を示す図である。

【図３】従来のヒステリシス付き誤り率警報回路例のブ
ロック図である。

【符号の説明】

１，２　　　　誤り率警報回路 ３　　　　パルス幅拡大回路 ４　　　　論理和回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　ディジタルデータ伝送の誤り率警報回
   路において；エラーパルスと第１のクロックとを入力し
   、このクロックの周期中のエラーパルス数をあらかじめ
   設定された値と比較し比較結果に対応して出力を変化さ
   せる第１の誤り率警報回路と；前記エラーパルスと同一
   のエラーパルスと、前記第１のクロックとは異なる第２
   のクロックとを入力し、このクロックの周期中のエラー
   パルス数をあらかじめ設定された値と比較し比較結果に
   対応して出力を変化させる第２の誤り率警報回路と；前
   記第１の誤り率警報回路の出力信号のパルス幅を拡大す
   るパルス幅拡大手段と；このパルス幅拡大手段の出力で
   警報出力をセットし前記第２の誤り率警報回路の出力で
   この警報出力をリセットする警報出力手段とを備えるこ
   とを特徴とするヒステリシス付き誤り率警報回路。
2. 【請求項２】　　前記パルス幅拡大手段は、前記第１の
   誤り率警報回路の出力信号が論理“１”から論理“０”
   になる時点から前記第２のクロックの周期と同じパルス
   幅だけ論理“１”を出力するパルス幅拡大回路と、この
   パルス幅拡大回路の出力と前記第１の誤り率警報回路の
   出力との論理和を出力する論理和回路とからなることを
   特徴とする請求項１記載のヒステリシス付き誤り率警報
   回路。
3. 【請求項３】　　前記警報出力手段は、前記パルス幅拡
   大手段の出力をセット端子に入力し、前記第２の誤り率
   警報回路の出力をリセット端子に入力したセットリセッ
   トフリップフロップからなることを特徴とする請求項１
   または２記載のヒステリシス付き誤り率警報回路。