JP3337873B2 - 衝突防止装置 - Google Patents
衝突防止装置Info
- Publication number
- JP3337873B2 JP3337873B2 JP16204595A JP16204595A JP3337873B2 JP 3337873 B2 JP3337873 B2 JP 3337873B2 JP 16204595 A JP16204595 A JP 16204595A JP 16204595 A JP16204595 A JP 16204595A JP 3337873 B2 JP3337873 B2 JP 3337873B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock signal
- timing
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、周波数が同じで、位
相差が不定のデータ入力用タイミング信号とデータ出力
用タイミング信号との位相差が所定の値になることによ
り発生するデータの破壊を防止する衝突防止装置に関す
る。
相差が不定のデータ入力用タイミング信号とデータ出力
用タイミング信号との位相差が所定の値になることによ
り発生するデータの破壊を防止する衝突防止装置に関す
る。
【０００２】
【従来の技術】一般に、ディジタル交換機においては、
ある装置から受け取ったデータを他の装置に与える処理
が行われる。
ある装置から受け取ったデータを他の装置に与える処理
が行われる。
【０００３】この場合、ある装置からデータを受け取る
ための入力用タイミング信号と受け取ったデータを他の
装置に供給するための出力用タイミング信号とは、周波
数が同じで、位相差が不定の場合がある。
ための入力用タイミング信号と受け取ったデータを他の
装置に供給するための出力用タイミング信号とは、周波
数が同じで、位相差が不定の場合がある。
【０００４】このようなデータ供給においては、両タイ
ミング信号の位相差が所定の値（例えば、０）になる
と、すなわち、両タイミング信号が衝突すると、データ
が破壊されてしまうことがある。
ミング信号の位相差が所定の値（例えば、０）になる
と、すなわち、両タイミング信号が衝突すると、データ
が破壊されてしまうことがある。
【０００５】このタイミング信号の衝突によるデータ破
壊に対処するために、従来は、次の２つの衝突防止方法
が用いられていた。
壊に対処するために、従来は、次の２つの衝突防止方法
が用いられていた。
【０００６】第１の方法は、ある装置から与えられるデ
ータをその周波数の十数倍以上（１６倍、３２倍、６４
倍等）の周波数を有するクロック信号で受信し、データ
の変化点より各ビットの位置を判断し、各ビットの初め
より、１ビットの２／３分データが変化しないときに
は、１ビットとして受信する方法である。この場合、送
信は、送信用クロック信号に従って行われる。
ータをその周波数の十数倍以上（１６倍、３２倍、６４
倍等）の周波数を有するクロック信号で受信し、データ
の変化点より各ビットの位置を判断し、各ビットの初め
より、１ビットの２／３分データが変化しないときに
は、１ビットとして受信する方法である。この場合、送
信は、送信用クロック信号に従って行われる。
【０００７】第２の方法は、可変周期／非同期送受信回
路（ＵＡＲＴ（ＳＩＯ等））の大規模集積回路とメモリ
回路またはバッファ回路、及びそれらの周辺回路により
構成された位相差吸収回路を使用する方法である。
路（ＵＡＲＴ（ＳＩＯ等））の大規模集積回路とメモリ
回路またはバッファ回路、及びそれらの周辺回路により
構成された位相差吸収回路を使用する方法である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記第
１の方法では、データ周波数の十数倍以上のクロック信
号が必要であり、また、変化点検出回路、データ予測回
路、データ判断回路等が必要であるため、回路が複雑に
なり、部品数が多くなるという問題があった。
１の方法では、データ周波数の十数倍以上のクロック信
号が必要であり、また、変化点検出回路、データ予測回
路、データ判断回路等が必要であるため、回路が複雑に
なり、部品数が多くなるという問題があった。
【０００９】また、上記第２の方法では、各部品が一般
集積回路に比べ、高価で大きいので、製造経費や部品実
装効率の面で不利になるという問題があった。
集積回路に比べ、高価で大きいので、製造経費や部品実
装効率の面で不利になるという問題があった。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、周波数が同じで、位相差が不定のデー
タ入力用タイミング信号とデータ出力用タイミング信号
との位相差が所定の値になることにより発生するデータ
の破壊を防止する衝突防止装置において、データ入力用
タイミング信号に従って入力されたデータをデータ保持
用タイミング信号に従って保持し、データ出力用タイミ
ング信号によって出力するデータ保持手段と、データ入
力用タイミング信号とデータ出力用タイミング信号との
位相差が所定の値を含む所定の範囲内に存在するか否か
を判定する判定手段と、この判定手段により前記位相差
が所定の範囲内に存在しないと判定されると、データ出
力用タイミング信号と所定位相差を有する第１の位相で
データ保持用タイミング信号をデータ保持手段に出力
し、存在すると判定されると、データ入力用タイミング
信号に基づいてデータ出力用タイミング信号をマスクし
て生成した第２の位相のデータ保持用タイミング信号に
切り替えてデータ保持手段に出力する位相変更手段とを
有し、データ保持用タイミング信号の位相を制御するこ
とによりデータ破壊の発生を防止したことを特徴とす
る。
に、この発明は、周波数が同じで、位相差が不定のデー
タ入力用タイミング信号とデータ出力用タイミング信号
との位相差が所定の値になることにより発生するデータ
の破壊を防止する衝突防止装置において、データ入力用
タイミング信号に従って入力されたデータをデータ保持
用タイミング信号に従って保持し、データ出力用タイミ
ング信号によって出力するデータ保持手段と、データ入
力用タイミング信号とデータ出力用タイミング信号との
位相差が所定の値を含む所定の範囲内に存在するか否か
を判定する判定手段と、この判定手段により前記位相差
が所定の範囲内に存在しないと判定されると、データ出
力用タイミング信号と所定位相差を有する第１の位相で
データ保持用タイミング信号をデータ保持手段に出力
し、存在すると判定されると、データ入力用タイミング
信号に基づいてデータ出力用タイミング信号をマスクし
て生成した第２の位相のデータ保持用タイミング信号に
切り替えてデータ保持手段に出力する位相変更手段とを
有し、データ保持用タイミング信号の位相を制御するこ
とによりデータ破壊の発生を防止したことを特徴とす
る。
【００１１】
【作用】上記構成においては、データ入力用タイミング
信号に従って入力されたデータは、データ出力用タイミ
ング信号に従って出力される前に、基本的にはデータ出
力用タイミング信号と所定の位相差を有するデータ保持
用タイミング信号に従って保持される。
信号に従って入力されたデータは、データ出力用タイミ
ング信号に従って出力される前に、基本的にはデータ出
力用タイミング信号と所定の位相差を有するデータ保持
用タイミング信号に従って保持される。
【００１２】この場合に、データ入力用タイミング信号
とデータ出力用タイミング信号との位相差が所定の範囲
内に存在しなければデータ保持用タイミング信号として
データ出力用タイミング信号と所定の位相差を有する第
１の位相で出力し、存在すれば、データ出力用タイミン
グ信号をデータ入力用タイミング信号から得られたマス
クパルス信号でマスクした第２の位相にデータ保持用タ
イミング信号の位相を切り替える。このため入力データ
がデータ破壊の発生を防止しながらデータ保持手段に保
持される。
とデータ出力用タイミング信号との位相差が所定の範囲
内に存在しなければデータ保持用タイミング信号として
データ出力用タイミング信号と所定の位相差を有する第
１の位相で出力し、存在すれば、データ出力用タイミン
グ信号をデータ入力用タイミング信号から得られたマス
クパルス信号でマスクした第２の位相にデータ保持用タ
イミング信号の位相を切り替える。このため入力データ
がデータ破壊の発生を防止しながらデータ保持手段に保
持される。
【００１３】
【実施例】以下、図面を参照しながら、この発明の一実
施例を詳細に説明する。
施例を詳細に説明する。
【００１４】［一実施例］ ［構成］ 図１は、この発明の一実施例の構成を示すブロック図で
ある。
ある。
【００１５】図において、フリップフロップ回路１１
は、入力データＤＡ１を入力用クロック信号ＣＫ３に従
ってラッチする機能を有する。
は、入力データＤＡ１を入力用クロック信号ＣＫ３に従
ってラッチする機能を有する。
【００１６】フリップフロップ回路１２は、フリップフ
ロップ回路１１のラッチデータＤＡ２を保持用クロック
信号ＣＫ６に従ってラッチする機能を有する。
ロップ回路１１のラッチデータＤＡ２を保持用クロック
信号ＣＫ６に従ってラッチする機能を有する。
【００１７】フリップフロップ回路１３は、フリップフ
ロップ回路１２のラッチデータＤＡ３を出力用クロック
信号ＣＫ４に従ってラッチする機能を有する。
ロップ回路１２のラッチデータＤＡ３を出力用クロック
信号ＣＫ４に従ってラッチする機能を有する。
【００１８】なお、データ保持用クロック信号ＣＫ６と
データ出力用クロック信号ＣＫ４は、１つのクロック信
号の例えば立上がりタイミングをデータ出力用タイミン
グとして使用し、立下がりタイミングをデータ保持用タ
イミングとして使用することにより、１つのクロック信
号で兼用されている。
データ出力用クロック信号ＣＫ４は、１つのクロック信
号の例えば立上がりタイミングをデータ出力用タイミン
グとして使用し、立下がりタイミングをデータ保持用タ
イミングとして使用することにより、１つのクロック信
号で兼用されている。
【００１９】タイミングパルス作成回路１４と、衝突監
視パルス作成回路１５と、フリップフロップ回路１６
と、マスクパルス作成回路１７と、オア回路１８と、ア
ンド回路１９と、反転回路２０は、入力用クロック信号
ＣＫ３と出力用クロック信号ＣＫ４との位相差に基づい
て、データ破壊が発生しないように、保持用クロック信
号ＣＫ６の位相を制御する機能を有する。
視パルス作成回路１５と、フリップフロップ回路１６
と、マスクパルス作成回路１７と、オア回路１８と、ア
ンド回路１９と、反転回路２０は、入力用クロック信号
ＣＫ３と出力用クロック信号ＣＫ４との位相差に基づい
て、データ破壊が発生しないように、保持用クロック信
号ＣＫ６の位相を制御する機能を有する。
【００２０】ここで、タイミングパルス発生回路１４
は、入力用クロック信号ＣＫ３と基準クロック信号ＣＫ
１とに基づいて、各種タイミング用パルス信号を作成す
る機能を有する。基準クロック信号ＣＫ１は、入力用ク
ロック信号ＣＫ３に同期し、このクロック信号ＣＫ３の
４倍の周波数を有する。
は、入力用クロック信号ＣＫ３と基準クロック信号ＣＫ
１とに基づいて、各種タイミング用パルス信号を作成す
る機能を有する。基準クロック信号ＣＫ１は、入力用ク
ロック信号ＣＫ３に同期し、このクロック信号ＣＫ３の
４倍の周波数を有する。
【００２１】タイミングパルスとしては、フリップフロ
ップ回路１６をリセットするためのタイミング用パルス
信号ＴＭ１と、後述する衝突監視用パルス信号ＳＰ１の
発生タイミングを規定するタイミング用パルス信号ＴＭ
２と、後述するマスク用パルス信号ＭＳ１の発生タイミ
ングを規定するタイミング用パルス信号ＴＭ３がある。
ップ回路１６をリセットするためのタイミング用パルス
信号ＴＭ１と、後述する衝突監視用パルス信号ＳＰ１の
発生タイミングを規定するタイミング用パルス信号ＴＭ
２と、後述するマスク用パルス信号ＭＳ１の発生タイミ
ングを規定するタイミング用パルス信号ＴＭ３がある。
【００２２】衝突監視パルス作成回路１５とフリップフ
ロップ回路１６は、入力用クロック信号ＣＫ３と出力用
クロック信号ＣＫ４との位相差がデータ破壊点を含む所
定の範囲内に存在するか否かを判定する機能を有する。
ロップ回路１６は、入力用クロック信号ＣＫ３と出力用
クロック信号ＣＫ４との位相差がデータ破壊点を含む所
定の範囲内に存在するか否かを判定する機能を有する。
【００２３】マスクパルス作成回路１７と、オア回路１
８と、アンド回路１９と、反転回路２０とは、上記位相
差が上記所定の範囲内に存在しない場合は、データ保持
用のタイミングを第１の位置に設定し、存在する場合
は、第２の位置に設定する機能を有する。
８と、アンド回路１９と、反転回路２０とは、上記位相
差が上記所定の範囲内に存在しない場合は、データ保持
用のタイミングを第１の位置に設定し、存在する場合
は、第２の位置に設定する機能を有する。
【００２４】衝突監視パルス作成回路１５は、タイミン
グ用パルス信号ＴＭ２に基づいて、衝突監視用パルス信
号ＳＰ１を作成する機能を有する。この衝突監視用パル
ス信号ＳＰ１は、上記所定の範囲を規定する。
グ用パルス信号ＴＭ２に基づいて、衝突監視用パルス信
号ＳＰ１を作成する機能を有する。この衝突監視用パル
ス信号ＳＰ１は、上記所定の範囲を規定する。
【００２５】フリップフロップ回路１６は、出力用クロ
ック信号ＣＫ４に基づいて、衝突監視用パルス信号ＳＰ
１をラッチすることにより、上記位相差が上記所定の範
囲内に入ったか否かを判定する機能を有する。
ック信号ＣＫ４に基づいて、衝突監視用パルス信号ＳＰ
１をラッチすることにより、上記位相差が上記所定の範
囲内に入ったか否かを判定する機能を有する。
【００２６】マスクパルス作成回路１７は、タイミング
パルスＴＭ３に基づいて、出力用クロック信号ＣＫ４の
立下がりエッジをマスクするためのマスク用パルス信号
ＭＳ１を作成する機能を有する。
パルスＴＭ３に基づいて、出力用クロック信号ＣＫ４の
立下がりエッジをマスクするためのマスク用パルス信号
ＭＳ１を作成する機能を有する。
【００２７】オア回路１８とアンド回路１９は、上記位
相差が上記所定の範囲内に存在しない場合は、出力用ク
ロック信号ＣＫ４の立下がりエッジをマスクせず、存在
する場合は、この立下がりエッジをマスク用パルス信号
ＭＳ１でマスクすることにより、データ保持用タイミン
グを第１の位置と第２の位置で切り替える機能を有す
る。
相差が上記所定の範囲内に存在しない場合は、出力用ク
ロック信号ＣＫ４の立下がりエッジをマスクせず、存在
する場合は、この立下がりエッジをマスク用パルス信号
ＭＳ１でマスクすることにより、データ保持用タイミン
グを第１の位置と第２の位置で切り替える機能を有す
る。
【００２８】ここで、オア回路１８は、フリップフロッ
プ回路１６のラッチ出力ＭＣ１とマスク用パルス信号Ｍ
Ｓ１との論理和をとることにより、アンド回路１９のゲ
ート用パルス信号ＭＳ２を出力する機能を有する。
プ回路１６のラッチ出力ＭＣ１とマスク用パルス信号Ｍ
Ｓ１との論理和をとることにより、アンド回路１９のゲ
ート用パルス信号ＭＳ２を出力する機能を有する。
【００２９】アンド回路１９は、ゲート用パルス信号Ｍ
Ｓ２に基づいて、出力用クロック信号ＣＫ４をゲートす
る機能を有する。
Ｓ２に基づいて、出力用クロック信号ＣＫ４をゲートす
る機能を有する。
【００３０】反転回路２０は、アンド回路１９の出力を
反転することにより、データ保持用クロック信号ＣＫ６
を出力する機能を有する。
反転することにより、データ保持用クロック信号ＣＫ６
を出力する機能を有する。
【００３１】［動作］ 上記構成において、動作を説明する。
【００３２】まず、動作の概略を説明する。
【００３３】入力データＤＡ１は、入力用クロック信号
ＣＫ３に従って、フリップフロップ回路１１によりラッ
チされる。このラッチデータＤＡ２は、保持用クロック
信号ＣＫ６に従って、フリップフロップ回路１２にラッ
チされる。このラッチデータＤＡ３は、出力用クロック
信号ＣＫ４に従って、フリップフロップ回路１３にラッ
チされる。このラッチデータが出力データＤＡ４とな
る。
ＣＫ３に従って、フリップフロップ回路１１によりラッ
チされる。このラッチデータＤＡ２は、保持用クロック
信号ＣＫ６に従って、フリップフロップ回路１２にラッ
チされる。このラッチデータＤＡ３は、出力用クロック
信号ＣＫ４に従って、フリップフロップ回路１３にラッ
チされる。このラッチデータが出力データＤＡ４とな
る。
【００３４】保持用クロック信号ＣＫ６の位相は、入力
用クロック信号ＣＫ３と出力用クロック信号ＣＫ４の位
相差に従って、制御される。これにより、データ破壊の
発生が防止される。
用クロック信号ＣＫ３と出力用クロック信号ＣＫ４の位
相差に従って、制御される。これにより、データ破壊の
発生が防止される。
【００３５】データ保持用クロック信号ＣＫ６の位相
は、例えば、次のようにして制御される。
は、例えば、次のようにして制御される。
【００３６】まず、衝突監視パルス作成回路１５とフリ
ップフロップ回路１６により、入力用クロック信号ＣＫ
３と出力用クロック信号ＣＫ４との位相差がデータ破壊
点を含む所定の範囲内に存在するか否かが判定される。
ップフロップ回路１６により、入力用クロック信号ＣＫ
３と出力用クロック信号ＣＫ４との位相差がデータ破壊
点を含む所定の範囲内に存在するか否かが判定される。
【００３７】上記位相差が所定の範囲内に存在しない場
合は、マスクパルス発生回路１７等により、保持用クロ
ック信号ＣＫ６の位相が第１の位置に設定され、存在す
る場合は、第２の位置に設定される。
合は、マスクパルス発生回路１７等により、保持用クロ
ック信号ＣＫ６の位相が第１の位置に設定され、存在す
る場合は、第２の位置に設定される。
【００３８】これにより、データ破壊が発生しそうな状
況になると、保持用クロック信号ＣＫ６の位相が第１の
位置から第２の位置に変更され、データ破壊が防止され
る。以上が、動作の概略である。
況になると、保持用クロック信号ＣＫ６の位相が第１の
位置から第２の位置に変更され、データ破壊が防止され
る。以上が、動作の概略である。
【００３９】次に、図２〜図７のタイミングチャートを
参照しながら、動作の詳細を説明する。
参照しながら、動作の詳細を説明する。
【００４０】ここで、図２及び図３は、正常な場合、す
なわち、データ破壊が発生しない場合（衝突が発生しな
い場合）のタイミングチャートを示し、図４及び図５
は、データ破壊が発生する場合（衝突が発生する場合）
のタイミングチャートを示し、図６及び図７は、ジッタ
等により、データ破壊が発生する場合と発生しない場合
が交互に繰り返される場合を示す。
なわち、データ破壊が発生しない場合（衝突が発生しな
い場合）のタイミングチャートを示し、図４及び図５
は、データ破壊が発生する場合（衝突が発生する場合）
のタイミングチャートを示し、図６及び図７は、ジッタ
等により、データ破壊が発生する場合と発生しない場合
が交互に繰り返される場合を示す。
【００４１】なお、図２〜図７においては、例えば、入
力用クロック信号ＣＫ３と出力用クロック信号ＣＫ４の
位相差が１８０度の点をデータ破壊点としている。
力用クロック信号ＣＫ３と出力用クロック信号ＣＫ４の
位相差が１８０度の点をデータ破壊点としている。
【００４２】まず、図２及び図３を参照しながら、デー
タ破壊が発生しない場合の動作を説明する。
タ破壊が発生しない場合の動作を説明する。
【００４３】図２は、入力用クロック信号ＣＫ３と出力
用クロック信号ＣＫ４の位相差が１８０度より小さい場
合において、データ破壊が発生しない場合の動作を示
す。図３も、上記位相差が１８０度より小さい場合にお
いて、データ破壊が発生しない場合の動作を示す。
用クロック信号ＣＫ４の位相差が１８０度より小さい場
合において、データ破壊が発生しない場合の動作を示
す。図３も、上記位相差が１８０度より小さい場合にお
いて、データ破壊が発生しない場合の動作を示す。
【００４４】図２の場合、入力データＤＡ１（図２
（ｇ）参照）は、図２のアに示すように、入力用クロッ
ク信号ＣＫ３（図２（ｃ）参照）の立上がりタイミング
で、フリップフロップ回路１１によりラッチされる。
（ｇ）参照）は、図２のアに示すように、入力用クロッ
ク信号ＣＫ３（図２（ｃ）参照）の立上がりタイミング
で、フリップフロップ回路１１によりラッチされる。
【００４５】このラッチデータＤＡ２（図２（ｈ）参
照）は、詳細は後述するが、図２のイに示すように、出
力用クロック信号ＣＫ４（図２（ｉ）参照）の立下がり
タイミングで、フリップフロップ回路１２にラッチされ
る。
照）は、詳細は後述するが、図２のイに示すように、出
力用クロック信号ＣＫ４（図２（ｉ）参照）の立下がり
タイミングで、フリップフロップ回路１２にラッチされ
る。
【００４６】このラッチデータＤＡ３（図２（ｊ）参
照）は、図２のウに示すように、出力用クロック信号Ｃ
Ｋ４の立上がりタイミングで、フリップフロップ回路１
３にラッチされ、出力データＤＡ４（図２（ｋ）参照）
となる。
照）は、図２のウに示すように、出力用クロック信号Ｃ
Ｋ４の立上がりタイミングで、フリップフロップ回路１
３にラッチされ、出力データＤＡ４（図２（ｋ）参照）
となる。
【００４７】タイミング発生回路１４は、入力用クロッ
ク信号ＣＫ３と、基準クロック信号ＣＫ１（図２（ａ）
参照）と、入力用クロック信号ＣＫ３の２倍の周波数を
有するクロック信号ＣＫ２（図２（ｂ）参照）とに基づ
いて、入力用クロック信号ＣＫ３に同期したタイミング
用パルス信号ＴＭ１（図２（ｄ）参照），ＴＭ２，ＴＭ
３を生成する。
ク信号ＣＫ３と、基準クロック信号ＣＫ１（図２（ａ）
参照）と、入力用クロック信号ＣＫ３の２倍の周波数を
有するクロック信号ＣＫ２（図２（ｂ）参照）とに基づ
いて、入力用クロック信号ＣＫ３に同期したタイミング
用パルス信号ＴＭ１（図２（ｄ）参照），ＴＭ２，ＴＭ
３を生成する。
【００４８】フリップフロップ回路１６は、タイミング
用パルス信号ＴＭ１の立下がりタイミングでリセットさ
れる。これにより、フリップフロップ回路１６のラッチ
出力ＭＣ１がハイレベルに設定される。
用パルス信号ＴＭ１の立下がりタイミングでリセットさ
れる。これにより、フリップフロップ回路１６のラッチ
出力ＭＣ１がハイレベルに設定される。
【００４９】タイミング用パルス信号ＴＭ１の立下がり
タイミングは、入力用クロック信号ＣＫ３の立上がりタ
イミングから４分の１周期遅れた位置に設定されてい
る。これにより、フリップフロップ回路１６のラッチ出
力ＭＣ１も、入力用クロック信号ＣＫ３の立上がりタイ
ミングから４分の１周期遅れた位置でハイレベルに設定
される。
タイミングは、入力用クロック信号ＣＫ３の立上がりタ
イミングから４分の１周期遅れた位置に設定されてい
る。これにより、フリップフロップ回路１６のラッチ出
力ＭＣ１も、入力用クロック信号ＣＫ３の立上がりタイ
ミングから４分の１周期遅れた位置でハイレベルに設定
される。
【００５０】衝突監視パルス作成回路１４は、タイミン
グ用パルス信号ＴＭ２に従って、正極性の衝突監視用パ
ルス信号ＳＰ１（図２（ｅ）参照）を生成する。この衝
突監視用パルス信号ＳＰ１のパルス（図２のエ参照）の
中心位相は、入力用クロック信号ＣＫ３の立下がりタイ
ミングに設定され、幅は、入力用クロック信号ＣＫ３の
４分の１周期の幅に設定されている。
グ用パルス信号ＴＭ２に従って、正極性の衝突監視用パ
ルス信号ＳＰ１（図２（ｅ）参照）を生成する。この衝
突監視用パルス信号ＳＰ１のパルス（図２のエ参照）の
中心位相は、入力用クロック信号ＣＫ３の立下がりタイ
ミングに設定され、幅は、入力用クロック信号ＣＫ３の
４分の１周期の幅に設定されている。
【００５１】衝突監視用パルス信号ＳＰ１はフリップフ
ロップ回路１６に供給され、出力用クロック信号ＣＫ４
の立上がりタイミングでラッチされる。これにより、フ
リップフロップ回路１６のラッチ出力ＭＣ１は、出力用
クロック信号ＣＫ４の立上がりタイミングが衝突監視用
パルス信号ＳＰ１のパルス内に存在すれば、ハイレベル
からロウレベルに切り替えられ、存在しなければ、ハイ
レベルに保持される。
ロップ回路１６に供給され、出力用クロック信号ＣＫ４
の立上がりタイミングでラッチされる。これにより、フ
リップフロップ回路１６のラッチ出力ＭＣ１は、出力用
クロック信号ＣＫ４の立上がりタイミングが衝突監視用
パルス信号ＳＰ１のパルス内に存在すれば、ハイレベル
からロウレベルに切り替えられ、存在しなければ、ハイ
レベルに保持される。
【００５２】図２の場合は、データ破壊が発生しない場
合であるから、出力用クロック信号ＣＫ４の立上がりタ
イミングは、衝突監視用パルス信号ＳＰ１のパルス内に
存在しない。これにより、フリップフロップ回路１６の
ラッチ出力ＭＣ１は、ハイレベルに保持される。
合であるから、出力用クロック信号ＣＫ４の立上がりタ
イミングは、衝突監視用パルス信号ＳＰ１のパルス内に
存在しない。これにより、フリップフロップ回路１６の
ラッチ出力ＭＣ１は、ハイレベルに保持される。
【００５３】マスクパルス作成回路１７は、タイミング
用パルス信号ＴＭ３に従って、正極性のマスク用パルス
信号ＭＳ１（図２（ｆ）参照）を作成する。このマスク
用パルス信号ＭＳ１のパルス（図２オ参照）の中心位相
は、入力用クロック信号ＣＫ３の立下がりタイミングに
設定され、幅は、受信用クロック信号の２分の１周期の
幅に設定されている。
用パルス信号ＴＭ３に従って、正極性のマスク用パルス
信号ＭＳ１（図２（ｆ）参照）を作成する。このマスク
用パルス信号ＭＳ１のパルス（図２オ参照）の中心位相
は、入力用クロック信号ＣＫ３の立下がりタイミングに
設定され、幅は、受信用クロック信号の２分の１周期の
幅に設定されている。
【００５４】マスク用パルス信号ＭＳ１は、オア回路１
８に供給され、フリップフロップ回路１６のラッチ出力
ＭＣ１と論理和をとられる。これにより、ラッチ出力Ｍ
Ｃ１がハイレベルであれば、このラッチ出力ＭＣ１は、
アンド回路１９にゲート信号ＭＳ２として供給され、ロ
ウレベルであれば、マスク用パルス信号ＭＳ１がゲート
信号ＭＳ２として供給される。
８に供給され、フリップフロップ回路１６のラッチ出力
ＭＣ１と論理和をとられる。これにより、ラッチ出力Ｍ
Ｃ１がハイレベルであれば、このラッチ出力ＭＣ１は、
アンド回路１９にゲート信号ＭＳ２として供給され、ロ
ウレベルであれば、マスク用パルス信号ＭＳ１がゲート
信号ＭＳ２として供給される。
【００５５】図２の場合、ラッチ出力ＭＣ１がハイレベ
ルであるから、このラッチ出力ＭＣ１がゲート信号ＭＳ
２としてアンド回路１９に供給される。これにより、こ
の場合は、出力用クロック信号ＣＫ４がそのままアンド
回路１９を通過する。
ルであるから、このラッチ出力ＭＣ１がゲート信号ＭＳ
２としてアンド回路１９に供給される。これにより、こ
の場合は、出力用クロック信号ＣＫ４がそのままアンド
回路１９を通過する。
【００５６】アンド回路１９を通過した出力用クロック
信号ＣＫ４は、クロック信号ＣＫ５として、反転回路２
０に供給される。反転回路２０に供給されたクロック信
号ＣＫ５は、反転された後、保持用クロック信号ＣＫ６
として、フリップフロップ回路１２に供給される。これ
により、フリップフロップ回路１１のラッチデータＤＡ
２は、出力用クロック信号のＣＫ４の立下がりタイミン
グでラッチされる。
信号ＣＫ４は、クロック信号ＣＫ５として、反転回路２
０に供給される。反転回路２０に供給されたクロック信
号ＣＫ５は、反転された後、保持用クロック信号ＣＫ６
として、フリップフロップ回路１２に供給される。これ
により、フリップフロップ回路１１のラッチデータＤＡ
２は、出力用クロック信号のＣＫ４の立下がりタイミン
グでラッチされる。
【００５７】なお、詳細な説明は省略するが、図３の場
合も、フリップフロップ回路１６のラッチ出力がハイレ
ベルの保持されるので、図２の場合と同じような動作が
行われる。以上が、データ破壊が発生しない場合の動作
である。
合も、フリップフロップ回路１６のラッチ出力がハイレ
ベルの保持されるので、図２の場合と同じような動作が
行われる。以上が、データ破壊が発生しない場合の動作
である。
【００５８】次に、図４及び図５を参照しながらデータ
破壊が発生しそうな場合の防止動作を説明する。
破壊が発生しそうな場合の防止動作を説明する。
【００５９】なお、以下の説明では、この場合の動作
を、データ破壊が発生しない場合の動作と異なる部分を
中心に説明する。
を、データ破壊が発生しない場合の動作と異なる部分を
中心に説明する。
【００６０】図４は、入力用クロック信号ＣＫ３と出力
用クロック信号ＣＫ４の位相差が１８０度より少し小さ
い場合において、データ破壊が発生しそうな場合の防止
動作を示す。図５は、上記位相差が１８０度より少し大
きい場合において、データ破壊が発生しそうな場合の防
止動作を示す。
用クロック信号ＣＫ４の位相差が１８０度より少し小さ
い場合において、データ破壊が発生しそうな場合の防止
動作を示す。図５は、上記位相差が１８０度より少し大
きい場合において、データ破壊が発生しそうな場合の防
止動作を示す。
【００６１】図２の場合、出力用クロック信号ＣＫ４の
立上がりタイミングが衝突監視用パルス信号ＳＰ１のパ
ルス内に存在しない。このため、この場合は、フリップ
フロップ回路１６のラッチ出力ＭＣ１がハイレベルとな
る。
立上がりタイミングが衝突監視用パルス信号ＳＰ１のパ
ルス内に存在しない。このため、この場合は、フリップ
フロップ回路１６のラッチ出力ＭＣ１がハイレベルとな
る。
【００６２】これに対し、図４の場合は、出力用クロッ
ク信号ＣＫ４の立上がりタイミングが衝突監視用パルス
信号ＳＰ１のパルス内に存在する。このため、この場合
は、フリップフロップ回路１６のラッチ出力ＭＣ１（図
４（ｉ）参照）は、図４のカに示すように、出力用クロ
ック信号ＣＫ４の立上がりタイミングで、ハイレベルか
らロウレベルに切り替えられる。
ク信号ＣＫ４の立上がりタイミングが衝突監視用パルス
信号ＳＰ１のパルス内に存在する。このため、この場合
は、フリップフロップ回路１６のラッチ出力ＭＣ１（図
４（ｉ）参照）は、図４のカに示すように、出力用クロ
ック信号ＣＫ４の立上がりタイミングで、ハイレベルか
らロウレベルに切り替えられる。
【００６３】これにより、この場合は、図４（ｊ）に示
すように、ゲート信号ＭＳ２として、マスク用パルス信
号ＭＳ１が現れる。その結果、この場合は、出力用クロ
ック信号ＣＫ４がマスク用パルス信号ＭＣ１によりゲー
トされる。
すように、ゲート信号ＭＳ２として、マスク用パルス信
号ＭＳ１が現れる。その結果、この場合は、出力用クロ
ック信号ＣＫ４がマスク用パルス信号ＭＣ１によりゲー
トされる。
【００６４】これにより、この場合は、出力用クロック
信号ＣＫ４の立下がりタイミングがマスク用パルス信号
ＭＳ１でマスクされる。その結果、この場合は、図４の
キに示すように、立下がりタイミングがマスク用パルス
信号ＭＣ１の立下がりタイミングで規定されるクロック
信号ＣＫ５（図４（ｌ）参照）が得られる。
信号ＣＫ４の立下がりタイミングがマスク用パルス信号
ＭＳ１でマスクされる。その結果、この場合は、図４の
キに示すように、立下がりタイミングがマスク用パルス
信号ＭＣ１の立下がりタイミングで規定されるクロック
信号ＣＫ５（図４（ｌ）参照）が得られる。
【００６５】これにより、この場合は、フリップフロッ
プ回路１１のラッチデータＤＡ２は、マスク用パルス信
号ＭＳ１の立下がりタイミングでフリップフロップ回路
１２にラッチされる。その結果、保持用クロック信号Ｃ
Ｋ６の位相を、その立上がりタイミングがラッチデータ
ＤＡ２の変化点（入力用クロック信号ＣＫ３の立上がり
タイミング）から外れる方向に進ませたような効果が得
られるため、データの破壊が防止される。
プ回路１１のラッチデータＤＡ２は、マスク用パルス信
号ＭＳ１の立下がりタイミングでフリップフロップ回路
１２にラッチされる。その結果、保持用クロック信号Ｃ
Ｋ６の位相を、その立上がりタイミングがラッチデータ
ＤＡ２の変化点（入力用クロック信号ＣＫ３の立上がり
タイミング）から外れる方向に進ませたような効果が得
られるため、データの破壊が防止される。
【００６６】なお、詳細な説明は省略するが、図５の場
合も、図４の場合と同様に、保持用クロック信号ＣＫ６
の位相を、その立上がりタイミングがラッチデータＤＡ
２の変化点（クロック信号ＣＫ３の立上がりタイミン
グ）から外れる方向に進ませたような効果が得られるた
め、データの破壊が防止される。以上が、データ破壊が
発生しそうな場合の防止動作である。
合も、図４の場合と同様に、保持用クロック信号ＣＫ６
の位相を、その立上がりタイミングがラッチデータＤＡ
２の変化点（クロック信号ＣＫ３の立上がりタイミン
グ）から外れる方向に進ませたような効果が得られるた
め、データの破壊が防止される。以上が、データ破壊が
発生しそうな場合の防止動作である。
【００６７】次に、図６及び図７を参照しながら、ジッ
タ等により、データ破壊が発生しない場合の動作と発生
しそうな場合の動作が交互に繰り返される場合を説明す
る。
タ等により、データ破壊が発生しない場合の動作と発生
しそうな場合の動作が交互に繰り返される場合を説明す
る。
【００６８】図６は、入力用タイミング信号ＣＫ３と出
力用タイミング信号の位相差が１８０度より少し小さい
場合において、２つの動作が交互に繰り返される場合を
示す。図７は、上記位相差が１８０度より少し大きい場
合において、２つの動作が交互に繰り返される場合を示
す。
力用タイミング信号の位相差が１８０度より少し小さい
場合において、２つの動作が交互に繰り返される場合を
示す。図７は、上記位相差が１８０度より少し大きい場
合において、２つの動作が交互に繰り返される場合を示
す。
【００６９】図６の場合、図２で説明した動作と図４で
説明した動作が交互に繰り返される。その結果、フリッ
プフロップ回路１２のラッチデータＤＡ３のビット長
は、図６（ｍ）に示すように、本来のビット長の８分の
１の長さだけ、延びたり、縮んだりする。しかし、出力
データＤＡ４は、図６（ｎ）に示すように、本来のビッ
ト長及びタイミングで出力される。
説明した動作が交互に繰り返される。その結果、フリッ
プフロップ回路１２のラッチデータＤＡ３のビット長
は、図６（ｍ）に示すように、本来のビット長の８分の
１の長さだけ、延びたり、縮んだりする。しかし、出力
データＤＡ４は、図６（ｎ）に示すように、本来のビッ
ト長及びタイミングで出力される。
【００７０】図７の場合は、図３の動作と図５の動作が
交互に繰り返される。その結果、フリップフロップ回路
１２のラッチデータＤＡ３のビット長は、図７（ｍ）に
示すように、本来のビット長の８分の３の長さだけ、延
びたり、縮んだりする。しかし、出力データＤＡ４は、
図７（ｎ）に示すように、本来のビット長及びタイミン
グで出力される。
交互に繰り返される。その結果、フリップフロップ回路
１２のラッチデータＤＡ３のビット長は、図７（ｍ）に
示すように、本来のビット長の８分の３の長さだけ、延
びたり、縮んだりする。しかし、出力データＤＡ４は、
図７（ｎ）に示すように、本来のビット長及びタイミン
グで出力される。
【００７１】 ［効果］ 以上詳述したこの実施例によれば、次のような効果を得
ることができる。
ることができる。
【００７２】（１）まず、この実施例によれば、入力用
クロック信号ＣＫ３に従ってラッチされたデータＤＡ２
を保持用クロック信号ＣＫ６に基づいて保持し、この保
持用クロック信号ＣＫ６の位相を入力用クロック信号Ｃ
Ｋ３と出力用クロック信号ＣＫ４との位相差に基づいて
制御することにより、データ破壊の発生を防止するよう
にしたので、次の４つの効果を得ることができる。
クロック信号ＣＫ３に従ってラッチされたデータＤＡ２
を保持用クロック信号ＣＫ６に基づいて保持し、この保
持用クロック信号ＣＫ６の位相を入力用クロック信号Ｃ
Ｋ３と出力用クロック信号ＣＫ４との位相差に基づいて
制御することにより、データ破壊の発生を防止するよう
にしたので、次の４つの効果を得ることができる。
【００７３】クロック周波数として必要な最大周波数
がデータ周波数の４倍の周波数でよいので、従来技術に
比べ、必要最大周波数を大幅に下げることができる。
がデータ周波数の４倍の周波数でよいので、従来技術に
比べ、必要最大周波数を大幅に下げることができる。
【００７４】変化点検出回路、データ予測回路、デー
タ判断回路等が不要となるため、従来技術より回路構成
を簡単にすることができるとともに、部品数を少なくす
ることができる。これにより、部品実装面積を小さくす
ることができる。
タ判断回路等が不要となるため、従来技術より回路構成
を簡単にすることができるとともに、部品数を少なくす
ることができる。これにより、部品実装面積を小さくす
ることができる。
【００７５】各部品を汎用集積回路で実現することが
できるため、製造経費を低減することができるととも
に、部品実装面積を小さくすることができる。
できるため、製造経費を低減することができるととも
に、部品実装面積を小さくすることができる。
【００７６】入力用クロック信号ＣＫ３や出力用クロ
ック信号ＣＫ４のジッタの影響を受け難い装置を実現す
ることができる。
ック信号ＣＫ４のジッタの影響を受け難い装置を実現す
ることができる。
【００７７】（２）入力用クロック信号ＣＫ３と出力用
クロック信号ＣＫ４との位相差が所定の範囲内に存在す
るか否かを判定し、存在しない場合は、データ保持用ク
ロック信号ＣＫ６の位相を第１の位置に設定し、存在す
る場合は、データ破壊を防止可能な第２の位置に設定す
るようにしたので、データ破壊が発生する場合だけでな
く、発生する可能性がある場合にも対処することができ
るとともに、データ保持用クロック信号ＣＫ６の位相制
御構成を簡単にすることができる。
クロック信号ＣＫ４との位相差が所定の範囲内に存在す
るか否かを判定し、存在しない場合は、データ保持用ク
ロック信号ＣＫ６の位相を第１の位置に設定し、存在す
る場合は、データ破壊を防止可能な第２の位置に設定す
るようにしたので、データ破壊が発生する場合だけでな
く、発生する可能性がある場合にも対処することができ
るとともに、データ保持用クロック信号ＣＫ６の位相制
御構成を簡単にすることができる。
【００７８】（３）また、この実施例によれば、保持用
クロック信号ＣＫ６を基本的には出力用クロック信号Ｃ
Ｋ４の反転したものにしたので、保持用クロック信号Ｃ
Ｋ６を生成するための構成を簡単にすることができる。
クロック信号ＣＫ６を基本的には出力用クロック信号Ｃ
Ｋ４の反転したものにしたので、保持用クロック信号Ｃ
Ｋ６を生成するための構成を簡単にすることができる。
【００７９】（４）また、この実施例によれば、入力用
クロック信号ＣＫ３に同期して、マスク用パルス信号Ｍ
Ｓ１を生成し、このマスク用パルス信号ＭＳ１によって
出力用クロック信号ＣＫ４をマスクすることにより、保
持用クロック信号ＣＫ６の位相を変更するようにしたの
で、この位相を簡単な構成で変更することができる。
クロック信号ＣＫ３に同期して、マスク用パルス信号Ｍ
Ｓ１を生成し、このマスク用パルス信号ＭＳ１によって
出力用クロック信号ＣＫ４をマスクすることにより、保
持用クロック信号ＣＫ６の位相を変更するようにしたの
で、この位相を簡単な構成で変更することができる。
【００８０】（５）また、この実施例によれば、衝突監
視用の信号の周波数等を変更することにより、簡単に、
各種通信やデータ伝送に適用することができる。
視用の信号の周波数等を変更することにより、簡単に、
各種通信やデータ伝送に適用することができる。
【００８１】［そのほかの実施例］ 以上、この発明の一実施例を詳細に説明したが、この発
明は、上述したような実施例に限定されるものではな
い。
明は、上述したような実施例に限定されるものではな
い。
【００８２】例えば、先の実施例では、データ周波数の
４倍の周波数を有する基準クロック信号ＣＫ１を用いる
場合を説明した。しかし、この発明は、フリップフロッ
プ回路１１を４ビットのシリアル／パラレル変換回路に
変更し、フリップフロップ回路１２を４ビットのフリッ
プフロップ回路に変更し、フリップフロップ回路１３を
４ビットのパラレル／シリアル変換回路に変換し、衝突
監視用パルス信号ＳＰ１を上記４ビットのフリップフロ
ップ回路に入力されるクロック信号に置き換えることに
より、データ周波数の４倍の周波数を有する基準クロッ
ク信号ＣＫ１を用いることなく、データ破壊を防止をこ
とができる。
４倍の周波数を有する基準クロック信号ＣＫ１を用いる
場合を説明した。しかし、この発明は、フリップフロッ
プ回路１１を４ビットのシリアル／パラレル変換回路に
変更し、フリップフロップ回路１２を４ビットのフリッ
プフロップ回路に変更し、フリップフロップ回路１３を
４ビットのパラレル／シリアル変換回路に変換し、衝突
監視用パルス信号ＳＰ１を上記４ビットのフリップフロ
ップ回路に入力されるクロック信号に置き換えることに
より、データ周波数の４倍の周波数を有する基準クロッ
ク信号ＣＫ１を用いることなく、データ破壊を防止をこ
とができる。
【００８３】
【発明の効果】以上詳述したようにこの発明によれば、
入力用タイミング信号に従って入力されたデータを保持
用タイミング信号に従って保持し、この保持用タイミン
グ信号の位相を入力用タイミング信号と出力用タイミン
グ信号の位相差に基づいて制御することにより、データ
破壊の発生を防止するようにしたので、次のような効果
を得ることができる。
入力用タイミング信号に従って入力されたデータを保持
用タイミング信号に従って保持し、この保持用タイミン
グ信号の位相を入力用タイミング信号と出力用タイミン
グ信号の位相差に基づいて制御することにより、データ
破壊の発生を防止するようにしたので、次のような効果
を得ることができる。
【００８４】タイミング信号周波数として必要な最大
周波数がデータ周波数の４倍の周波数でよいので、従来
技術に比べ、必要最大周波数を大幅に下げることができ
る。
周波数がデータ周波数の４倍の周波数でよいので、従来
技術に比べ、必要最大周波数を大幅に下げることができ
る。
【００８５】変化点検出回路、データ予測回路、デー
タ判断回路等が不要となるため、従来技術より回路構成
を簡単にすることができるとともに、部品数を少なくす
ることができる。これにより、部品実装面積を小さくす
ることができる。
タ判断回路等が不要となるため、従来技術より回路構成
を簡単にすることができるとともに、部品数を少なくす
ることができる。これにより、部品実装面積を小さくす
ることができる。
【００８６】各部品を汎用集積回路で実現することが
できるため、製造経費を低減することができるととも
に、部品実装面積を小さくすることができる。
できるため、製造経費を低減することができるととも
に、部品実装面積を小さくすることができる。
【００８７】入力用タイミング信号や出力用タイミン
グ信号のジッタの影響を受け難くい装置を実現すること
ができる。
グ信号のジッタの影響を受け難くい装置を実現すること
ができる。
【図１】この発明の一実施例の構成を示すブロック図で
ある。
ある。
【図２】正常時の動作を示すタイミングチャートであ
る。
る。
【図３】正常時の動作を示すタイミングチャートであ
る。
る。
【図４】衝突時の動作を示すタイミングチャートであ
る。
る。
【図５】衝突時の動作を示すタイミングチャートであ
る。
る。
【図６】正常時と衝突時が繰り返される場合の動作を示
すタイミングチャートである。
すタイミングチャートである。
【図７】正常時と衝突時が繰り返される場合の動作を示
すタイミングチャートである。
すタイミングチャートである。
１１，１２，１３，１６…フリップフロップ回路 １４…タイミングパルス作成回路 １５…衝突監視パルス作成回路 １７…マスクパルス作成回路 １８…オア回路 １９…アンド回路 ２０…反転回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/00 H03K 19/0175 H04L 25/40
Claims (1)
- 【請求項１】 周波数が同じで、位相差が不定のデータ
入力用タイミング信号とデータ出力用タイミング信号と
の位相差が所定の値になることにより発生するデータの
破壊を防止する衝突防止装置において、 前記データ入力用タイミング信号に従って入力されたデ
ータをデータ保持用タイミング信号に従って保持し、前
記データ出力用タイミング信号によって出力するデータ
保持手段と、 前記データ入力用タイミング信号と前記データ出力用タ
イミング信号との位相差が所定の値を含む所定の範囲内
に存在するか否かを判定する判定手段と、 この判定手段により前記位相差が前記所定の範囲内に存
在しないと判定されると、前記データ出力用タイミング
信号と所定位相差を有する第１の位相で前記データ保持
用タイミング信号をデータ保持手段に出力し、存在する
と判定されると、前記データ入力用タイミング信号に基
づいて前記データ出力用タイミング信号をマスクして生
成した第２の位相の前記データ保持用タイミング信号に
切り替えて前記データ保持手段に出力する位相変更手段
とを有し、 前記データ保持用タイミング信号の位相を制御すること
によりデータ破壊の発生を防止したことを特徴とする衝
突防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16204595A JP3337873B2 (ja) | 1995-06-28 | 1995-06-28 | 衝突防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16204595A JP3337873B2 (ja) | 1995-06-28 | 1995-06-28 | 衝突防止装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918462A JPH0918462A (ja) | 1997-01-17 |
| JP3337873B2 true JP3337873B2 (ja) | 2002-10-28 |
Family
ID=15747050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16204595A Expired - Fee Related JP3337873B2 (ja) | 1995-06-28 | 1995-06-28 | 衝突防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3337873B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728648B1 (en) * | 1999-09-24 | 2004-04-27 | Tektronix, Inc. | Test and measurement instrument having telecommunications mask testing capability with an autofit to mask feature |
-
1995
- 1995-06-28 JP JP16204595A patent/JP3337873B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0918462A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292040B1 (en) | Internal clock signal generating circuit having function of generating internal clock signals which are multiplication of an external clock signal | |
| JP4504581B2 (ja) | リング遅延とカウンタを利用したレジスタ制御遅延固定ループ | |
| US8363773B2 (en) | Digital phase interpolation control for clock and data recovery circuit | |
| KR100263484B1 (ko) | 클럭신호 지연 장치 | |
| JP2777982B2 (ja) | パルス幅変調回路 | |
| JPS6147021B2 (ja) | ||
| US4786823A (en) | Noise pulse suppressing circuit in digital system | |
| US20060149989A1 (en) | Method and apparatus for generating a second signal having a clock based on a second clock from a first signal having a first clock | |
| JP3768663B2 (ja) | バーストモード制御信号を発生する半導体メモリ装置 | |
| US5982428A (en) | Programmable clock generator for an imaging device | |
| JP3337873B2 (ja) | 衝突防止装置 | |
| KR100321732B1 (ko) | 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 | |
| JP2687788B2 (ja) | クロックスキュー自動調整回路 | |
| JP3783890B2 (ja) | 半導体メモリ装置の内部カラムアドレス発生回路 | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| JP3660595B2 (ja) | 可変周波数パルス発生装置 | |
| KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
| JP3451631B2 (ja) | ハンドシェイク型データ処理回路 | |
| JP2004345280A (ja) | デジタルｐｗｍ信号生成回路 | |
| JP2704105B2 (ja) | クロック位相自動選択方式 | |
| JP3653115B2 (ja) | パルス整形回路 | |
| KR200222679Y1 (ko) | 입력신호의 상승에지 및 하강에지의 선택적 검출장치 | |
| JP2982138B2 (ja) | ビット位相同期回路 | |
| RU2093952C1 (ru) | Цифровая схема сравнения частот | |
| JPH07321616A (ja) | ノイズ除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |