JP2004345280A - デジタルpwm信号生成回路 - Google Patents
デジタルpwm信号生成回路 Download PDFInfo
- Publication number
- JP2004345280A JP2004345280A JP2003146444A JP2003146444A JP2004345280A JP 2004345280 A JP2004345280 A JP 2004345280A JP 2003146444 A JP2003146444 A JP 2003146444A JP 2003146444 A JP2003146444 A JP 2003146444A JP 2004345280 A JP2004345280 A JP 2004345280A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pwm signal
- clock
- pwm
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Laser Beam Printer (AREA)
Abstract
【課題】基本クロックが高周波になればなるほど、正確なPWMをデジタル的に生成することが困難となっていた。
【解決手段】PWMのオン,オフ情報と、基準クロックでカウントするカウンタと、カウント値毎にそれに対応するオン,オフ情報を選択し出力するセレクタ回路を有し、セレクタ回路が出力する信号を合成してPWM信号を形成する波形合成回路からなるPWM生成回路において、波形合成回路は少なくとも2単位以上の時間範囲のセレクタ回路によるセレクト結果同士を演算した結果を基本クロックでラッチし、その異なったラッチ結果同士をさらに少なくとも2個以上演算した結果毎に、基本クロックでラッチし、同等の操作をラッチが1個になるまで繰り返し、その1個のラッチの出力を前記基本クロック分解能のPWM信号として用いることで、アナログ的ゲート遅延を生じさせずに正確な分解能を実現できるデジタルPWM信号生成回路を提供する。
【選択図】 図3
【解決手段】PWMのオン,オフ情報と、基準クロックでカウントするカウンタと、カウント値毎にそれに対応するオン,オフ情報を選択し出力するセレクタ回路を有し、セレクタ回路が出力する信号を合成してPWM信号を形成する波形合成回路からなるPWM生成回路において、波形合成回路は少なくとも2単位以上の時間範囲のセレクタ回路によるセレクト結果同士を演算した結果を基本クロックでラッチし、その異なったラッチ結果同士をさらに少なくとも2個以上演算した結果毎に、基本クロックでラッチし、同等の操作をラッチが1個になるまで繰り返し、その1個のラッチの出力を前記基本クロック分解能のPWM信号として用いることで、アナログ的ゲート遅延を生じさせずに正確な分解能を実現できるデジタルPWM信号生成回路を提供する。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は、画像形成装置における高速パルス信号生成システムに関するものである。
【0002】
【従来の技術】
従来のPWM信号生成回路として、デジタル方式としては、例えばカウンタのカウント値と比較値との一致を観て、PWM信号のレベルを変化させるといった構成のものや、ダウンカウンタに一定周期でデータをロードし、クロックが入力する都度、カウンタの値をディクリメントし、カウント値が0になったところでパルスを出力し、次のデータロードタイミングでパルスの出力を止め、この動作を一定周期で繰り返して、ロードデータに対応したDUTYのパルスを出力するといった構成のものがある。
【0003】
又、アナログ方式としては、一定周期で発生する三角波と、DUTYデータをD/A変換したアナログレベル信号を比較し、この比較結果をPWM信号として出力するといった構成のものがある。(特許文献1参照)。
【0004】
【特許文献1】
特開2001−251370号公報
【0005】
【発明が解決しようとする課題】
しかしながら、高速な周期のパルス生成システム、例えば、数10NS周期の画像クロックの間に、設定データに対応したDUTYのPWM信号を生成するシステムを構成する場合、上述のデジタル方式における同期式のカウンタに対し、パルスの最小分解能に対応した数NSレベルの周期の高速クロックを入力しても、カウンタのビット間の論理ゲートの遅延時間が高速クロックの周期に収まらず、正常なカウント動作を遂行できない。このため、設定データに忠実なパルスを生成することができなくなってしまう。
【0006】
又、アナログ方式の場合、高速周期に対応できるものの、PWM信号の発生パターンが三角波に依存してしまう。具体的には、図8に示すように所定のデータを変換したアナログレベルA,B,Cに対して、周期におけるPWMの立ち上がり及び立ち下がりタイミングがTA1,TA2,TB1,TB2,TC1,TC2といったように固定値になってしまい、パターン発生の自由度がなくなってしまう。このようなPWM信号を、例えばレーザ駆動パルスとして使用してプリントを行うと、画素の境界部分がプリントできないという不具合が生じる。
【0007】
図4に具体的なプリントの様子を示す。図9の(a)は、表現したい画像である。図9の(b)は図8に示したアナログPWM信号を用いて再現した画像であり、画素の境界部分がつながらず、再現性の悪い画像となってしまう。又、それらをデジタル化しても通常の回路構成をとると、後述する図1のN入力OR7(Nは、PWMの一周期のN分割時のN)が必要となるが,クロックが高速になり、かつ、PWMの分割数が増えると,このゲートの遅延が1分割の時間以上となり、PWMをデジタル的に正確に実現できなくなる。
【0008】
本発明は、上記問題点を解消するためになされたもので、本発明にかかる目的は、正確な分解能を実現できるデジタルPWM信号生成回路を簡易な構成で提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載のデジタルPWM信号生成回路は、基準クロック単位に分解可能なPWM生成するためのPWMのオン,オフ情報と、基準クロックでカウントするカウンタと、該カウンタのとりうるカウント値毎にそれに対応する前記オン,オフ情報を選択し出力するセレクタ回路またはコンパレータ回路を有し、前記セレクタ回路、または前記コンパレータ回路が出力する信号を合成してPWM信号を形成する波形合成回路からなるPWM生成回路において、前記波形合成回路は、少なくとも2単位以上の時間範囲の前記コンパレータ回路によるコンパレート結果又は前記セレクタ回路によるセレクト結果同士を演算した結果を基本クロックでラッチし、その異なったラッチ結果同士をさらに少なくとも2個以上演算した結果毎に、基本クロックでラッチし、さらに同等の操作をラッチが1個になるまで繰り返し、その1個のラッチの出力を前記基本クロック分解能のPWM信号として用いる事を特徴とする。
【0010】
請求項2の発明によれば、前記コンパレータ回路は、ビットごとにオン又はオフを比較可能なビット毎のコンパレータである事を特徴とする。
【0011】
請求項3の発明によれば、前記波形合成回路は、使用可能な範囲の最も高速な複数入力端子を有するゲート単位または、最小の基本ロジック単位に分割され、各ゲート単位毎にFFにその基本クロックでラッチするように構成し、かつ複数段カスケード接続されて構成されることを特徴とする。
【0012】
請求項4の発明によれば、前記使用可能な範囲の最も高速な複数入力端子とは、等価的に2入力端子OR回路と等価であることを特徴とする。
【0013】
請求項5の発明によれば、前記波形合成回路は、使用可能な範囲の最も低速な複数入力端子を有するゲートより少なくとも高速なゲートを構成要素として含むように分割され、各ゲート単位毎にフリップフロップにその基本クロックでラッチするように構成し、かつ複数段カスケード接続されて構成されることを特徴とする。
【0014】
請求項6の発明によれば、前記PWM生成回路は、200MHZ以上のクロックを用いて200MHZ以上のクロックの分解能を有し、PWM信号が8分割以上実現可能とする。
【0015】
請求項7の発明によれば、前記カウンタはリングカウンタで構成され,PWMのオンオフ情報はリングカウンタの1回転毎にとりうるカウント値に対して、1対1で用意され、セレクタは基本ケゲート単位で構成され、さらにPWMのオンオフ情報は、リングカウンタの1回転毎に更新される事を特徴とする。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0017】
図1は、PWM信号生成回路を示す図である。図における1は、CLK_Lの立ち上がりでパルス幅に対応した2進数データをラッチするレジスタである。本実施形態ではこのレジスタのビット幅を3とする。2はPWM信号の出力パターンのバリエーションを決める信号MODEをラッチするレジスタで、同じくCLK_Lの立ち上がりに同期する。本実施形態ではこのレジスタのビット幅を2とする。3はデコーダで、8ビットの出力を有し、1が出力するデータを、2が出力するMODE信号の設定に応じて変換した2進数の数だけ所定のビットにHiレベル:1を出力する。ここでは、レジスタ1の出力データ(Q2,Q1,Q0)とデコーダ3の出力データ(Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0)がMODE(レジスタ2出力)によって以下のように対応するよう信号設定されているとする。
【0018】
MODE=0の時、下位ビットから順にHiレベルを埋めていくパターン設定となる。
【0019】
レジスタ1出力 デコーダ3出力
(0,0,0) (0,0,0,0,0,0,0,0)
(0,0,1) (0,0,0,0,0,0,0,1)
(0,1,0) (0,0,0,0,0,0,1,1)
(0,1,1) (0,0,0,0,0,1,1,1)
(1,0,0) (0,0,0,0,1,1,1,1)
(1,0,1) (0,0,0,1,1,1,1,1)
(1,1,0) (0,0,1,1,1,1,1,1)
(1,1,1) (0,1,1,1,1,1,1,1)
MODE=1の時、上位ビットから順にHiレベルを埋めていくパターン設定となる。
【0020】
レジスタ1出力 デコーダ3出力
(0,0,0) (0,0,0,0,0,0,0,0)
(0,0,1) (1,0,0,0,0,0,0,0)
(0,1,0) (1,1,0,0,0,0,0,0)
(0,1,1) (1,1,1,0,0,0,0,0)
(1,0,0) (1,1,1,1,0,0,0,0)
(1,0,1) (1,1,1,1,1,0,0,0)
(1,1,0) (1,1,1,1,1,1,0,0)
(1,1,1) (1,1,1,1,1,1,1,0)
MODE=2の時、中央ビットから順にHiレベルを埋めていくパターン設定となる。
【0021】
レジスタ1出力 デコーダ3出力
(0,0,0) (0,0,0,1,0,0,0,0)
(0,0,1) (0,0,0,1,1,0,0,0)
(0,1,0) (0,0,1,1,1,0,0,0)
(0,1,1) (0,0,1,1,1,1,0,0)
(1,0,0) (0,1,1,1,1,1,0,0)
(1,0,1) (0,1,1,1,1,1,1,0)
(1,1,0) (1,1,1,1,1,1,1,0)
(1,1,1) (1,1,1,1,1,1,1,1)
MODE=3の時、1周期の間に2つ以上のパルスが発生するようにHiレベルが割り当てられていくパターン設定となる。
【0022】
レジスタ1出力 デコーダ3出力
(0,0,0) (1,0,0,0,0,0,0,1)
(0,0,1) (1,1,0,0,0,0,1,1)
(0,1,0) (1,1,1,0,0,1,1,1)
(0,1,1) (0,1,0,0,0,0,1,0)
(1,0,0) (0,1,1,0,0,1,1,0)
(1,0,1) (0,1,0,1,1,0,1,0)
(1,1,0) (0,1,0,1,0,1,0,1)
(1,1,1) (1,0,1,0,1,0,1,0)
4は3の出力をCLK_Lの立ち上がりラッチするレジスタである。5は、8個のDフリップフロップ(以下DFFと記す)からなるリングカウンタで、各DFFは、CLK_Hの立ち上がりで前段のDFFの出力をラッチする。6は2入力ANDゲート群で、それぞれのゲートの一方の入力には、レジスタ4の各ビットが接続され、もう一方の入力には、5の各DFFの出力が接続される。7は8入力のORゲートで、6の全ての出力が接続され、その出力PWMOUTが、PWM信号出力となる。8は、トリガ入力の立ち上がりエッジを検出して、CLK_Hの周期と同一幅の出力パルスを発生させるパルス生成回路である。9は、2入力ORゲートで、一方の入力には8の出力が接続され、もう一方の入力には、DFF5_7のQ出力が接続される。
【0023】
10は、CLK_HをもとにCLK_Lを生成するDFFである。5_0が9を介して、8からのパルスあるいはリングカウンタ上を巡回するHiレベルを出力した時、その立ち上がりのタイミングで、電源VDDからのHiレベルをラッチし、5_4からのHiレベルにより、そのHiレベルがLowレベルにリセットされる。このようにして、CLK_Hを8分周したCLK_Lが生成され、レジスタ1,2及び4に入力されている。
【0024】
11は、2入力のANDゲートで、一方の入力には5_6からの出力が入力され、もう一方の入力には、パルスクリア信号が入力されている。このパルスクリア信号が任意のタイミングで、CLK_Lの1周期以上のLowレベルのパルスを出力することにより、リングカウンタ5を巡回するHiレベルパルスが5_6から出力されるタイミングで捕らえて、5_7にLowレベルとして出力し、リングカウンタ上から巡回するパルスを消滅させることができる。
【0025】
図2は、上述のPWM信号生成回路の動作に関するタイミングチャートである。尚、構成上の全てのレジスタ、DFFは、システムリセットによって、既にその出力がLowレベルにリセットされているとする。また、パルスクリア信号はHiレベルに設定されているとする。時刻t1で、トリガ入力が立ち上がると、このエッジをパルス生成回路8が検出し、時刻t2で、t3間で、Hiレベルとなるパルスを発生する。ここで、トリガ入力に相当する信号としては、例えば、レーザ露光の基準となるビーム検知センサからの検知信号等が考えられる。時刻t3では、8からのパルス出力がDFF5_0でラッチされ、その出力で、DFF10が、VDDのHiレベルをラッチし、CLK_Lが立ち上がる。
【0026】
このCLK_Lの立ち上がりで、レジスタ4は、レジスタ1,レジスタ2のリセット値を受けてデコーダ3が出力したデータ“0,0,0,0,0,0,0,0,”をラッチする。この値がANDゲート6_−0〜6_7の一方の入力に送信される。また、レジスタ1、レジスタ2は、外部から送信される3ビットのデータ=“011”と2ビットのMODE信号=1をそれぞれラッチする。その後、パルスは5_7までCLK_Hが立ち上がる都度シフトされていき、時刻t4で再び5_0にラッチされる。このパルスの巡回動作は、パルスクリア信号にLowレベルが入力されるか、システムリセットがかかるまで、繰り返される。このパルス発生及び巡回における動作は、高速のCLK_Hによって遂行されるが、この系のパスに存在するゲートは、8と5_0間のANDゲート、ORゲートと、5_6、5_7間のANDゲートだけで、DFF間でセットアップタイムを満足できず誤動作に至ること無く、数NS周期の高速動作にも充分対応できる。
【0027】
時刻t3,t4間でのPWMOUTは、全てのANDゲートの片側に0が設定されているので、ORゲート7にはHiレベルが入力されることは無く、終始Lowレベルとなる。時刻t4,t6間では、レジスタ1=“011”、レジスタ2=1からデコーダ3が出力する“11100000”をレジスタ4がラッチし、レジスタ4からの1が片側に設定されるANDゲート6_5,6_6、6_7に対応する5_5、5_6,5_7がパルスを出力しているt5,t6間のみORゲート7にHiレベルが入力され、PWMOUTはHiレベルを出力する。
【0028】
以降、MODE信号と、データに応じてデコーダ3が所定の変換データを出力し、レジスタ4でそのデータをラッチする動作がCLK_Lの周期で遂行される。このシステムでは、デコーダによって、様々なバリエーションのパターン設定が可能なので、時刻t7のような画素の境界に相当するところでパルスをつなげたり、t8,t9間のように1周期中に間欠期間を設定することができる。
【0029】
この結果、上述のPWM信号生成回路をレーザ駆動に応用すれば、図9(a)に示すような表現したい画像に対して、同図(c)に示すような画像を得ることができる。更に図10(a)のような1画素中に間欠部分が存在する画像を表現する際も、同図(b)に示すような再現性の良い画像を得ることができる。
【0030】
しかしながら、図1の場合、8分割のPWMであり、クロックが100MHZ以下の低周波の場合は問題は生じないが,現実には,それが16分割となると、5のFFは16個必要となり、それに加えて6のゲートも16個必要となり、かつ、7のORも倍の入力端子が必要となり、又基本クロックが高周波になればなるほど、特に250MHZ程度の高周波になってくると,16入力端子のORの遅延は現状のASICでは、PWM信号の1分割レベル以上(4NSEC)の遅延時間がワースト時に生じて、正確なPWMがデジタル的に生成することが困難となってくる。(これは、通常このORを複合ゲートで構成するにしても、(図6)構成するCMOSは、NCHのMOSがN個並列に接続され、PCHのMOSがN個直列に接続されているN入力端子を有するNORの出力にインバータを付加して構成されので、CRの時定数は、2入力端子の基本ゲートに対して最悪N倍近い時定数の増大が生じ基本クロックが100MHZ以上の場合、簡単にその1クロックの幅より大きなデレーの生じる原因となる。
【0031】
すなわち、論理誤動作を生じさせないようにするためには、このORの後段にデジタル的に、この高速基本クロックでのクロックでラッチをとることができなくなる。そのため,このような回路を、ラッチせずそのまま使う場合には、図1のような回路をつかう場合には、7のORの設計がアナログ的に問題となり、複数のデジタルPWMを使用する場合、そのデレーのタイミングのばらつき(特に温度や電圧でのばらつきや、配置配線の微妙な違いによるばらつき)で、PWMの幅にこの遅延時間が重畳され、レーザ系に応用する場合の設計が非常に困難となる問題がある。8分割の場合も基本クロックが400MHZ以上になってくると同等の問題がクローズアップされてくる.
このような問題は、特開2001−251370でも生じる。即ち,この上述の方式ではPWMのONのエッジを検出する構成のため,遅延調整は、クロック同期ではできず、15A,15B等のインバータのアナログ的デレーでしか実現できない問題点があった.そのため,クロックが超高周波を用いるときのデジタルIPのアーキテクチャとしては不向きであり、用いたとしても十分に制御精度を上げることができない欠点がある。
【0032】
そこで、図3は、本発明の実施形態であるPWM信号生成回路を示す図である。具体的には図1の7のOR回路を、7−2のクロック同期の時分割信号重畳回路に置き換える事で実現している。7−2の回路の詳細を図4、図5の各図に示す。動作の説明に関しては,今、PWMの分割数N=8の場合の従来例と同じ条件で説明するため,同じ部分の説明は省略する。即ち、図3の7−2以外の動作に関しては図1での説明と同等であるので省略し、図3の7−2に関して説明する。
【0033】
まず、図4に関して説明する。7−10,7−11は3入力ORで入力はI1〜I6のどれか1本の入力端子にそれぞれ接続され、出力は、7−10は、7−13のDFFのデータ入力端子D入力端子に接続され、7−11は、7−14のDFFのデータ入力端子D入力端子に接続されている。7−12は2入力ORで入力はI7〜I8のどちらか1本の入力端子にそれぞれ接続され、出力は、7−15のDFFのデータ入力端子D入力端子に接続されている。7−13〜7−15のDFFのQ出力端子は、7−16の3入力ORの入力端子にそれぞれ独立に接続され、7−16の出力端子は、7−17のDFFのデータ入力端子Dに接続され、7−17のデータ出力端子が7−18のPWM信号出力端子に接続されている。
【0034】
次に動作に関して説明する。I1〜I8の入力端子には、6の2入力端子ANDより構成されるコンパレータの8個の出力のどれか1端子が接続されている。6のANDはビット毎のコンパレータとなっており、基本クロック毎に8個のANDのどれか1つがアクテブとなり、けっして2個のANDがONしないし、1このANDも必ず1クロック分のONしか、出力できないような回路アーキテクチャとなっているため、そのすべてのORの従来回路を、複数個のORゲートに分けORし、一度基本クロックでラッチし、その結果同士をさらにORしそれをまた基本クロックでラッチしても,必ず7−13〜7−15のDFFも、そのうちのどれか1つしかONしないので,I1〜I8のデータは、7−16のORで7−13〜7−15のDFFで一度ラッチされた結果をORしても、もともとの7と同等のPWM信号を重畳して生成できる。
【0035】
ただし、PWMOUTには、デレーのない7に対して、7−17及び、7−13〜7−15のDFFによる2クロック分デレーの生じたPWM信号となる。(図7)
次に、図5の第2の実施形態に関して説明する。7−20〜7−23は2入力ORで、入力端子にははI1〜I8のどれか1本の入力端子の信号がそれぞれ入力されるように接続され、出力は、7−20は、7−24のDFFのデータ入力端子D入力端子に接続され、7−21は、7−25のDFFのデータ入力端子D入力端子に接続されている。7−22は、7−26のDFFのデータ入力端子D入力端子に接続され、7−23は、7−27のDFFのデータ入力端子D入力端子に接続されている。7−24〜7−25のDFFのQ出力端子は、7−28の2入力ORの入力端子にそれぞれ独立に接続され、7−26〜7−27のDFFのQ出力端子は、7−29の2入力ORの入力端子にそれぞれ独立に接続され、7−28の出力端子は、7−30のDFFのデータ入力端子Dに接続され、7−29の出力端子は、7−31のDFFのデータ入力端子Dに接続され、7−30〜7−31のDFFのQ出力端子は、7−32の2入力ORの入力端子にそれぞれ独立に接続され7−32は、7−33のDFFのデータ入力端子D入力端子に接続されている。7−33のデータ出力端子が7−18のPWM信号出力端子に接続されている。
【0036】
次に動作に関して説明する。I1〜I8の入力端子には、6の2入力端子ANDより構成されるコンパレータの8個の出力のどれか1端子が接続されている。6のANDはビット毎のコンパレータとなっており、基本クロック毎に8個のANDのどれか1つがアクテブとなり、けっして2個のANDがONしないし、1このANDも必ず1クロック分のONしか、出力できないような回路アーキテクチャとなっているため、そのすべてのORの従来回路を、4個の2入力ORゲートに分けORし、一度基本クロックでそれぞれを7−24〜7−27のDFFでラッチし、その結果同士をさらにORし、それをまた基本クロックで7−30、7−31のDFFでラッチし,かつ、その結果同士をさらに7−32の2入力ORでORし、それをまた基本クロックで7−33のDFFでラッチしても、必ず7−24〜7−27のDFFは、どのタイミングでもそのうちのどれか1つしかONしないので,I1〜I8のデータは、7−28,29のORで7−24〜7−27のDFFで一度ラッチされた結果をORしても、そしてその結果をさらに7−30、7−31のDFFでラッチした物を7−32のORでORしても、もともとの7と同等のPWM信号を重畳して生成できる。
【0037】
ただし、PWMOUTには、デレーのない7に対して、7−33及び、7−30,31のDFF、さらに、7−24〜7−27のDFFによる3クロック分デレーの生じたPWM信号となる。(図7)なお、これでもタイミングが厳しい場合は、I1〜I8の入力端子の前にそれぞれ1段のCLLK_HでクロックをたたくDFFを挿入する事によって(6_0〜6_7の出力端子がDFFのD入力端子に接続され、Q出力端子をI1〜I8に接続する)さらに高速クロックでの動作を保証可能にできる。ただし、その場合、クロックデレーは4クロック分のデレーの生じたPWM信号となる。
【0038】
【発明の効果】
以上説明したように、本発明によれば、アナログ的ゲート遅延が生じることなく、正確な分解能を実現できるデジタルPWM信号生成回路を簡易な構成で提供することができる。
【0039】
特に、図5の回路であれば、現在のサブミクロンプロセス(0.18uプロセス以下のもの)を持ってすれば、1GHZのクロック分解能レベルとなってもゲートによるデレーを1クロック以内におさめることが可能となり、デジタル的にPWMの合成が実現でき超高速クロックでPWM波形のジッタの少ない高性能のデジタルPWMの実現を容易とする効果がある。
【0040】
また、図4の回路であれば、若干のスピードは犠牲にしても、デジタルデレーを小さくし、かつ全体のゲート規模を小さくできる効果がある。これらは,特に250MHZ以上のクロックの分解能を有し、PWM信号が8分割以上実現可能なデジタルPWM信号生成回路を実現する場合に効果がある。
【0041】
又,PWMのパターンデータとリングカウンタとの比較を行うデジタルコンパレータは、ビット毎にON,又はOFFを比較可能なビット毎のコンパレータである事で、容易にアナログ遅延によるばらつきの生じないデジタルPWM信号生成回路を構成できる効果がある。なお、本実施例は,少なくともクロック周波数が100MHZ以上で、かつPWM信号の分割数Nが任意の数(N>=2)の場合有効であることも言うまでも無い事である。
【0042】
さらに、全デジタル処理でアナログ要素のデレーを考慮する必要がないことから、ASICのデジタルPWMのデジタルIP化には非常な効果がある。
【図面の簡単な説明】
【図1】PWM信号生成回路を示す図。
【図2】図1のPWM信号生成回路のタイミングチャート。
【図3】実施形態であるPWM信号生成回路の構成を示す図。
【図4】第1の実施形態の時分割信号重畳回路の構成を示す図。
【図5】第2の実施形態の時分割信号重畳回路の構成を示す図。
【図6】8入力ORのCMOS回路の等価回路。
【図7】実施形態の動作を示すタイミングチャート。
【図8】従来の三角波と比較データからPWM信号を生成するアナログ方式を示す図。
【図9】1画素中に間欠部分が存在しない画像を表現する場合を示す図。
【図10】1画素中に間欠部分が存在する画像を表現する場合を示す図。
【発明の属する技術分野】
本発明は、画像形成装置における高速パルス信号生成システムに関するものである。
【0002】
【従来の技術】
従来のPWM信号生成回路として、デジタル方式としては、例えばカウンタのカウント値と比較値との一致を観て、PWM信号のレベルを変化させるといった構成のものや、ダウンカウンタに一定周期でデータをロードし、クロックが入力する都度、カウンタの値をディクリメントし、カウント値が0になったところでパルスを出力し、次のデータロードタイミングでパルスの出力を止め、この動作を一定周期で繰り返して、ロードデータに対応したDUTYのパルスを出力するといった構成のものがある。
【0003】
又、アナログ方式としては、一定周期で発生する三角波と、DUTYデータをD/A変換したアナログレベル信号を比較し、この比較結果をPWM信号として出力するといった構成のものがある。(特許文献1参照)。
【0004】
【特許文献1】
特開2001−251370号公報
【0005】
【発明が解決しようとする課題】
しかしながら、高速な周期のパルス生成システム、例えば、数10NS周期の画像クロックの間に、設定データに対応したDUTYのPWM信号を生成するシステムを構成する場合、上述のデジタル方式における同期式のカウンタに対し、パルスの最小分解能に対応した数NSレベルの周期の高速クロックを入力しても、カウンタのビット間の論理ゲートの遅延時間が高速クロックの周期に収まらず、正常なカウント動作を遂行できない。このため、設定データに忠実なパルスを生成することができなくなってしまう。
【0006】
又、アナログ方式の場合、高速周期に対応できるものの、PWM信号の発生パターンが三角波に依存してしまう。具体的には、図8に示すように所定のデータを変換したアナログレベルA,B,Cに対して、周期におけるPWMの立ち上がり及び立ち下がりタイミングがTA1,TA2,TB1,TB2,TC1,TC2といったように固定値になってしまい、パターン発生の自由度がなくなってしまう。このようなPWM信号を、例えばレーザ駆動パルスとして使用してプリントを行うと、画素の境界部分がプリントできないという不具合が生じる。
【0007】
図4に具体的なプリントの様子を示す。図9の(a)は、表現したい画像である。図9の(b)は図8に示したアナログPWM信号を用いて再現した画像であり、画素の境界部分がつながらず、再現性の悪い画像となってしまう。又、それらをデジタル化しても通常の回路構成をとると、後述する図1のN入力OR7(Nは、PWMの一周期のN分割時のN)が必要となるが,クロックが高速になり、かつ、PWMの分割数が増えると,このゲートの遅延が1分割の時間以上となり、PWMをデジタル的に正確に実現できなくなる。
【0008】
本発明は、上記問題点を解消するためになされたもので、本発明にかかる目的は、正確な分解能を実現できるデジタルPWM信号生成回路を簡易な構成で提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載のデジタルPWM信号生成回路は、基準クロック単位に分解可能なPWM生成するためのPWMのオン,オフ情報と、基準クロックでカウントするカウンタと、該カウンタのとりうるカウント値毎にそれに対応する前記オン,オフ情報を選択し出力するセレクタ回路またはコンパレータ回路を有し、前記セレクタ回路、または前記コンパレータ回路が出力する信号を合成してPWM信号を形成する波形合成回路からなるPWM生成回路において、前記波形合成回路は、少なくとも2単位以上の時間範囲の前記コンパレータ回路によるコンパレート結果又は前記セレクタ回路によるセレクト結果同士を演算した結果を基本クロックでラッチし、その異なったラッチ結果同士をさらに少なくとも2個以上演算した結果毎に、基本クロックでラッチし、さらに同等の操作をラッチが1個になるまで繰り返し、その1個のラッチの出力を前記基本クロック分解能のPWM信号として用いる事を特徴とする。
【0010】
請求項2の発明によれば、前記コンパレータ回路は、ビットごとにオン又はオフを比較可能なビット毎のコンパレータである事を特徴とする。
【0011】
請求項3の発明によれば、前記波形合成回路は、使用可能な範囲の最も高速な複数入力端子を有するゲート単位または、最小の基本ロジック単位に分割され、各ゲート単位毎にFFにその基本クロックでラッチするように構成し、かつ複数段カスケード接続されて構成されることを特徴とする。
【0012】
請求項4の発明によれば、前記使用可能な範囲の最も高速な複数入力端子とは、等価的に2入力端子OR回路と等価であることを特徴とする。
【0013】
請求項5の発明によれば、前記波形合成回路は、使用可能な範囲の最も低速な複数入力端子を有するゲートより少なくとも高速なゲートを構成要素として含むように分割され、各ゲート単位毎にフリップフロップにその基本クロックでラッチするように構成し、かつ複数段カスケード接続されて構成されることを特徴とする。
【0014】
請求項6の発明によれば、前記PWM生成回路は、200MHZ以上のクロックを用いて200MHZ以上のクロックの分解能を有し、PWM信号が8分割以上実現可能とする。
【0015】
請求項7の発明によれば、前記カウンタはリングカウンタで構成され,PWMのオンオフ情報はリングカウンタの1回転毎にとりうるカウント値に対して、1対1で用意され、セレクタは基本ケゲート単位で構成され、さらにPWMのオンオフ情報は、リングカウンタの1回転毎に更新される事を特徴とする。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0017】
図1は、PWM信号生成回路を示す図である。図における1は、CLK_Lの立ち上がりでパルス幅に対応した2進数データをラッチするレジスタである。本実施形態ではこのレジスタのビット幅を3とする。2はPWM信号の出力パターンのバリエーションを決める信号MODEをラッチするレジスタで、同じくCLK_Lの立ち上がりに同期する。本実施形態ではこのレジスタのビット幅を2とする。3はデコーダで、8ビットの出力を有し、1が出力するデータを、2が出力するMODE信号の設定に応じて変換した2進数の数だけ所定のビットにHiレベル:1を出力する。ここでは、レジスタ1の出力データ(Q2,Q1,Q0)とデコーダ3の出力データ(Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0)がMODE(レジスタ2出力)によって以下のように対応するよう信号設定されているとする。
【0018】
MODE=0の時、下位ビットから順にHiレベルを埋めていくパターン設定となる。
【0019】
レジスタ1出力 デコーダ3出力
(0,0,0) (0,0,0,0,0,0,0,0)
(0,0,1) (0,0,0,0,0,0,0,1)
(0,1,0) (0,0,0,0,0,0,1,1)
(0,1,1) (0,0,0,0,0,1,1,1)
(1,0,0) (0,0,0,0,1,1,1,1)
(1,0,1) (0,0,0,1,1,1,1,1)
(1,1,0) (0,0,1,1,1,1,1,1)
(1,1,1) (0,1,1,1,1,1,1,1)
MODE=1の時、上位ビットから順にHiレベルを埋めていくパターン設定となる。
【0020】
レジスタ1出力 デコーダ3出力
(0,0,0) (0,0,0,0,0,0,0,0)
(0,0,1) (1,0,0,0,0,0,0,0)
(0,1,0) (1,1,0,0,0,0,0,0)
(0,1,1) (1,1,1,0,0,0,0,0)
(1,0,0) (1,1,1,1,0,0,0,0)
(1,0,1) (1,1,1,1,1,0,0,0)
(1,1,0) (1,1,1,1,1,1,0,0)
(1,1,1) (1,1,1,1,1,1,1,0)
MODE=2の時、中央ビットから順にHiレベルを埋めていくパターン設定となる。
【0021】
レジスタ1出力 デコーダ3出力
(0,0,0) (0,0,0,1,0,0,0,0)
(0,0,1) (0,0,0,1,1,0,0,0)
(0,1,0) (0,0,1,1,1,0,0,0)
(0,1,1) (0,0,1,1,1,1,0,0)
(1,0,0) (0,1,1,1,1,1,0,0)
(1,0,1) (0,1,1,1,1,1,1,0)
(1,1,0) (1,1,1,1,1,1,1,0)
(1,1,1) (1,1,1,1,1,1,1,1)
MODE=3の時、1周期の間に2つ以上のパルスが発生するようにHiレベルが割り当てられていくパターン設定となる。
【0022】
レジスタ1出力 デコーダ3出力
(0,0,0) (1,0,0,0,0,0,0,1)
(0,0,1) (1,1,0,0,0,0,1,1)
(0,1,0) (1,1,1,0,0,1,1,1)
(0,1,1) (0,1,0,0,0,0,1,0)
(1,0,0) (0,1,1,0,0,1,1,0)
(1,0,1) (0,1,0,1,1,0,1,0)
(1,1,0) (0,1,0,1,0,1,0,1)
(1,1,1) (1,0,1,0,1,0,1,0)
4は3の出力をCLK_Lの立ち上がりラッチするレジスタである。5は、8個のDフリップフロップ(以下DFFと記す)からなるリングカウンタで、各DFFは、CLK_Hの立ち上がりで前段のDFFの出力をラッチする。6は2入力ANDゲート群で、それぞれのゲートの一方の入力には、レジスタ4の各ビットが接続され、もう一方の入力には、5の各DFFの出力が接続される。7は8入力のORゲートで、6の全ての出力が接続され、その出力PWMOUTが、PWM信号出力となる。8は、トリガ入力の立ち上がりエッジを検出して、CLK_Hの周期と同一幅の出力パルスを発生させるパルス生成回路である。9は、2入力ORゲートで、一方の入力には8の出力が接続され、もう一方の入力には、DFF5_7のQ出力が接続される。
【0023】
10は、CLK_HをもとにCLK_Lを生成するDFFである。5_0が9を介して、8からのパルスあるいはリングカウンタ上を巡回するHiレベルを出力した時、その立ち上がりのタイミングで、電源VDDからのHiレベルをラッチし、5_4からのHiレベルにより、そのHiレベルがLowレベルにリセットされる。このようにして、CLK_Hを8分周したCLK_Lが生成され、レジスタ1,2及び4に入力されている。
【0024】
11は、2入力のANDゲートで、一方の入力には5_6からの出力が入力され、もう一方の入力には、パルスクリア信号が入力されている。このパルスクリア信号が任意のタイミングで、CLK_Lの1周期以上のLowレベルのパルスを出力することにより、リングカウンタ5を巡回するHiレベルパルスが5_6から出力されるタイミングで捕らえて、5_7にLowレベルとして出力し、リングカウンタ上から巡回するパルスを消滅させることができる。
【0025】
図2は、上述のPWM信号生成回路の動作に関するタイミングチャートである。尚、構成上の全てのレジスタ、DFFは、システムリセットによって、既にその出力がLowレベルにリセットされているとする。また、パルスクリア信号はHiレベルに設定されているとする。時刻t1で、トリガ入力が立ち上がると、このエッジをパルス生成回路8が検出し、時刻t2で、t3間で、Hiレベルとなるパルスを発生する。ここで、トリガ入力に相当する信号としては、例えば、レーザ露光の基準となるビーム検知センサからの検知信号等が考えられる。時刻t3では、8からのパルス出力がDFF5_0でラッチされ、その出力で、DFF10が、VDDのHiレベルをラッチし、CLK_Lが立ち上がる。
【0026】
このCLK_Lの立ち上がりで、レジスタ4は、レジスタ1,レジスタ2のリセット値を受けてデコーダ3が出力したデータ“0,0,0,0,0,0,0,0,”をラッチする。この値がANDゲート6_−0〜6_7の一方の入力に送信される。また、レジスタ1、レジスタ2は、外部から送信される3ビットのデータ=“011”と2ビットのMODE信号=1をそれぞれラッチする。その後、パルスは5_7までCLK_Hが立ち上がる都度シフトされていき、時刻t4で再び5_0にラッチされる。このパルスの巡回動作は、パルスクリア信号にLowレベルが入力されるか、システムリセットがかかるまで、繰り返される。このパルス発生及び巡回における動作は、高速のCLK_Hによって遂行されるが、この系のパスに存在するゲートは、8と5_0間のANDゲート、ORゲートと、5_6、5_7間のANDゲートだけで、DFF間でセットアップタイムを満足できず誤動作に至ること無く、数NS周期の高速動作にも充分対応できる。
【0027】
時刻t3,t4間でのPWMOUTは、全てのANDゲートの片側に0が設定されているので、ORゲート7にはHiレベルが入力されることは無く、終始Lowレベルとなる。時刻t4,t6間では、レジスタ1=“011”、レジスタ2=1からデコーダ3が出力する“11100000”をレジスタ4がラッチし、レジスタ4からの1が片側に設定されるANDゲート6_5,6_6、6_7に対応する5_5、5_6,5_7がパルスを出力しているt5,t6間のみORゲート7にHiレベルが入力され、PWMOUTはHiレベルを出力する。
【0028】
以降、MODE信号と、データに応じてデコーダ3が所定の変換データを出力し、レジスタ4でそのデータをラッチする動作がCLK_Lの周期で遂行される。このシステムでは、デコーダによって、様々なバリエーションのパターン設定が可能なので、時刻t7のような画素の境界に相当するところでパルスをつなげたり、t8,t9間のように1周期中に間欠期間を設定することができる。
【0029】
この結果、上述のPWM信号生成回路をレーザ駆動に応用すれば、図9(a)に示すような表現したい画像に対して、同図(c)に示すような画像を得ることができる。更に図10(a)のような1画素中に間欠部分が存在する画像を表現する際も、同図(b)に示すような再現性の良い画像を得ることができる。
【0030】
しかしながら、図1の場合、8分割のPWMであり、クロックが100MHZ以下の低周波の場合は問題は生じないが,現実には,それが16分割となると、5のFFは16個必要となり、それに加えて6のゲートも16個必要となり、かつ、7のORも倍の入力端子が必要となり、又基本クロックが高周波になればなるほど、特に250MHZ程度の高周波になってくると,16入力端子のORの遅延は現状のASICでは、PWM信号の1分割レベル以上(4NSEC)の遅延時間がワースト時に生じて、正確なPWMがデジタル的に生成することが困難となってくる。(これは、通常このORを複合ゲートで構成するにしても、(図6)構成するCMOSは、NCHのMOSがN個並列に接続され、PCHのMOSがN個直列に接続されているN入力端子を有するNORの出力にインバータを付加して構成されので、CRの時定数は、2入力端子の基本ゲートに対して最悪N倍近い時定数の増大が生じ基本クロックが100MHZ以上の場合、簡単にその1クロックの幅より大きなデレーの生じる原因となる。
【0031】
すなわち、論理誤動作を生じさせないようにするためには、このORの後段にデジタル的に、この高速基本クロックでのクロックでラッチをとることができなくなる。そのため,このような回路を、ラッチせずそのまま使う場合には、図1のような回路をつかう場合には、7のORの設計がアナログ的に問題となり、複数のデジタルPWMを使用する場合、そのデレーのタイミングのばらつき(特に温度や電圧でのばらつきや、配置配線の微妙な違いによるばらつき)で、PWMの幅にこの遅延時間が重畳され、レーザ系に応用する場合の設計が非常に困難となる問題がある。8分割の場合も基本クロックが400MHZ以上になってくると同等の問題がクローズアップされてくる.
このような問題は、特開2001−251370でも生じる。即ち,この上述の方式ではPWMのONのエッジを検出する構成のため,遅延調整は、クロック同期ではできず、15A,15B等のインバータのアナログ的デレーでしか実現できない問題点があった.そのため,クロックが超高周波を用いるときのデジタルIPのアーキテクチャとしては不向きであり、用いたとしても十分に制御精度を上げることができない欠点がある。
【0032】
そこで、図3は、本発明の実施形態であるPWM信号生成回路を示す図である。具体的には図1の7のOR回路を、7−2のクロック同期の時分割信号重畳回路に置き換える事で実現している。7−2の回路の詳細を図4、図5の各図に示す。動作の説明に関しては,今、PWMの分割数N=8の場合の従来例と同じ条件で説明するため,同じ部分の説明は省略する。即ち、図3の7−2以外の動作に関しては図1での説明と同等であるので省略し、図3の7−2に関して説明する。
【0033】
まず、図4に関して説明する。7−10,7−11は3入力ORで入力はI1〜I6のどれか1本の入力端子にそれぞれ接続され、出力は、7−10は、7−13のDFFのデータ入力端子D入力端子に接続され、7−11は、7−14のDFFのデータ入力端子D入力端子に接続されている。7−12は2入力ORで入力はI7〜I8のどちらか1本の入力端子にそれぞれ接続され、出力は、7−15のDFFのデータ入力端子D入力端子に接続されている。7−13〜7−15のDFFのQ出力端子は、7−16の3入力ORの入力端子にそれぞれ独立に接続され、7−16の出力端子は、7−17のDFFのデータ入力端子Dに接続され、7−17のデータ出力端子が7−18のPWM信号出力端子に接続されている。
【0034】
次に動作に関して説明する。I1〜I8の入力端子には、6の2入力端子ANDより構成されるコンパレータの8個の出力のどれか1端子が接続されている。6のANDはビット毎のコンパレータとなっており、基本クロック毎に8個のANDのどれか1つがアクテブとなり、けっして2個のANDがONしないし、1このANDも必ず1クロック分のONしか、出力できないような回路アーキテクチャとなっているため、そのすべてのORの従来回路を、複数個のORゲートに分けORし、一度基本クロックでラッチし、その結果同士をさらにORしそれをまた基本クロックでラッチしても,必ず7−13〜7−15のDFFも、そのうちのどれか1つしかONしないので,I1〜I8のデータは、7−16のORで7−13〜7−15のDFFで一度ラッチされた結果をORしても、もともとの7と同等のPWM信号を重畳して生成できる。
【0035】
ただし、PWMOUTには、デレーのない7に対して、7−17及び、7−13〜7−15のDFFによる2クロック分デレーの生じたPWM信号となる。(図7)
次に、図5の第2の実施形態に関して説明する。7−20〜7−23は2入力ORで、入力端子にははI1〜I8のどれか1本の入力端子の信号がそれぞれ入力されるように接続され、出力は、7−20は、7−24のDFFのデータ入力端子D入力端子に接続され、7−21は、7−25のDFFのデータ入力端子D入力端子に接続されている。7−22は、7−26のDFFのデータ入力端子D入力端子に接続され、7−23は、7−27のDFFのデータ入力端子D入力端子に接続されている。7−24〜7−25のDFFのQ出力端子は、7−28の2入力ORの入力端子にそれぞれ独立に接続され、7−26〜7−27のDFFのQ出力端子は、7−29の2入力ORの入力端子にそれぞれ独立に接続され、7−28の出力端子は、7−30のDFFのデータ入力端子Dに接続され、7−29の出力端子は、7−31のDFFのデータ入力端子Dに接続され、7−30〜7−31のDFFのQ出力端子は、7−32の2入力ORの入力端子にそれぞれ独立に接続され7−32は、7−33のDFFのデータ入力端子D入力端子に接続されている。7−33のデータ出力端子が7−18のPWM信号出力端子に接続されている。
【0036】
次に動作に関して説明する。I1〜I8の入力端子には、6の2入力端子ANDより構成されるコンパレータの8個の出力のどれか1端子が接続されている。6のANDはビット毎のコンパレータとなっており、基本クロック毎に8個のANDのどれか1つがアクテブとなり、けっして2個のANDがONしないし、1このANDも必ず1クロック分のONしか、出力できないような回路アーキテクチャとなっているため、そのすべてのORの従来回路を、4個の2入力ORゲートに分けORし、一度基本クロックでそれぞれを7−24〜7−27のDFFでラッチし、その結果同士をさらにORし、それをまた基本クロックで7−30、7−31のDFFでラッチし,かつ、その結果同士をさらに7−32の2入力ORでORし、それをまた基本クロックで7−33のDFFでラッチしても、必ず7−24〜7−27のDFFは、どのタイミングでもそのうちのどれか1つしかONしないので,I1〜I8のデータは、7−28,29のORで7−24〜7−27のDFFで一度ラッチされた結果をORしても、そしてその結果をさらに7−30、7−31のDFFでラッチした物を7−32のORでORしても、もともとの7と同等のPWM信号を重畳して生成できる。
【0037】
ただし、PWMOUTには、デレーのない7に対して、7−33及び、7−30,31のDFF、さらに、7−24〜7−27のDFFによる3クロック分デレーの生じたPWM信号となる。(図7)なお、これでもタイミングが厳しい場合は、I1〜I8の入力端子の前にそれぞれ1段のCLLK_HでクロックをたたくDFFを挿入する事によって(6_0〜6_7の出力端子がDFFのD入力端子に接続され、Q出力端子をI1〜I8に接続する)さらに高速クロックでの動作を保証可能にできる。ただし、その場合、クロックデレーは4クロック分のデレーの生じたPWM信号となる。
【0038】
【発明の効果】
以上説明したように、本発明によれば、アナログ的ゲート遅延が生じることなく、正確な分解能を実現できるデジタルPWM信号生成回路を簡易な構成で提供することができる。
【0039】
特に、図5の回路であれば、現在のサブミクロンプロセス(0.18uプロセス以下のもの)を持ってすれば、1GHZのクロック分解能レベルとなってもゲートによるデレーを1クロック以内におさめることが可能となり、デジタル的にPWMの合成が実現でき超高速クロックでPWM波形のジッタの少ない高性能のデジタルPWMの実現を容易とする効果がある。
【0040】
また、図4の回路であれば、若干のスピードは犠牲にしても、デジタルデレーを小さくし、かつ全体のゲート規模を小さくできる効果がある。これらは,特に250MHZ以上のクロックの分解能を有し、PWM信号が8分割以上実現可能なデジタルPWM信号生成回路を実現する場合に効果がある。
【0041】
又,PWMのパターンデータとリングカウンタとの比較を行うデジタルコンパレータは、ビット毎にON,又はOFFを比較可能なビット毎のコンパレータである事で、容易にアナログ遅延によるばらつきの生じないデジタルPWM信号生成回路を構成できる効果がある。なお、本実施例は,少なくともクロック周波数が100MHZ以上で、かつPWM信号の分割数Nが任意の数(N>=2)の場合有効であることも言うまでも無い事である。
【0042】
さらに、全デジタル処理でアナログ要素のデレーを考慮する必要がないことから、ASICのデジタルPWMのデジタルIP化には非常な効果がある。
【図面の簡単な説明】
【図1】PWM信号生成回路を示す図。
【図2】図1のPWM信号生成回路のタイミングチャート。
【図3】実施形態であるPWM信号生成回路の構成を示す図。
【図4】第1の実施形態の時分割信号重畳回路の構成を示す図。
【図5】第2の実施形態の時分割信号重畳回路の構成を示す図。
【図6】8入力ORのCMOS回路の等価回路。
【図7】実施形態の動作を示すタイミングチャート。
【図8】従来の三角波と比較データからPWM信号を生成するアナログ方式を示す図。
【図9】1画素中に間欠部分が存在しない画像を表現する場合を示す図。
【図10】1画素中に間欠部分が存在する画像を表現する場合を示す図。
Claims (7)
- 基準クロック単位に分解可能なPWM生成するためのPWMのオン,オフ情報と、
基準クロックでカウントするカウンタと、
該カウンタのとりうるカウント値毎にそれに対応する前記オン,オフ情報を選択し出力するセレクタ回路またはコンパレータ回路を有し、
前記セレクタ回路、または前記コンパレータ回路が出力する信号を合成してPWM信号を形成する波形合成回路からなるPWM生成回路において、
前記波形合成回路は、少なくとも2単位以上の時間範囲の前記コンパレータ回路によるコンパレート結果又は前記セレクタ回路によるセレクト結果同士を演算した結果を基本クロックでラッチし、
その異なったラッチ結果同士をさらに少なくとも2個以上演算した結果毎に、基本クロックでラッチし、さらに同等の操作をラッチが1個になるまで繰り返し、その1個のラッチの出力を前記基本クロック分解能のPWM信号として用いる事を特徴としたデジタルPWM信号生成回路。 - 前記コンパレータ回路は、ビットごとにオン又はオフを比較可能なビット毎のコンパレータである事を特徴とする請求項1に記載のデジタルPWM信号生成回路。
- 前記波形合成回路は、使用可能な範囲の最も高速な複数入力端子を有するゲート単位または、最小の基本ロジック単位に分割され、各ゲート単位毎にFFにその基本クロックでラッチするように構成し、かつ複数段カスケード接続されて構成されることを特徴とした請求項1に記載のデジタルPWM信号生成回路。
- 前記使用可能な範囲の最も高速な複数入力端子とは、等価的に2入力端子OR回路と等価であることを特徴とする請求項3に記載のデジタルPWM信号生成回路。
- 前記波形合成回路は、使用可能な範囲の最も低速な複数入力端子を有するゲートより少なくとも高速なゲートを構成要素として含むように分割され、各ゲート単位毎にフリップフロップにその基本クロックでラッチするように構成し、かつ複数段カスケード接続されて構成されることを特徴とした請求項1に記載のデジタルPWM信号生成回路。
- 前記PWM生成回路は、200MHZ以上のクロックを用いて200MHZ以上のクロックの分解能を有し、PWM信号が8分割以上実現可能な請求項1に記載のデジタルPWM信号生成回路。
- 前記カウンタはリングカウンタで構成され,PWMのオンオフ情報はリングカウンタの1回転毎にとりうるカウント値に対して、1対1で用意され、セレクタは基本ゲート単位で構成され、さらにPWMのオンオフ情報は、リングカウンタの1回転毎に更新される事を特徴とする請求項1に記載のデジタルPWM信号生成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003146444A JP2004345280A (ja) | 2003-05-23 | 2003-05-23 | デジタルpwm信号生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003146444A JP2004345280A (ja) | 2003-05-23 | 2003-05-23 | デジタルpwm信号生成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004345280A true JP2004345280A (ja) | 2004-12-09 |
Family
ID=33533294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003146444A Withdrawn JP2004345280A (ja) | 2003-05-23 | 2003-05-23 | デジタルpwm信号生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004345280A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009508380A (ja) * | 2005-09-13 | 2009-02-26 | トヨタ自動車株式会社 | Pwm信号生成回路 |
JP2011035725A (ja) * | 2009-08-03 | 2011-02-17 | Kawasaki Microelectronics Inc | パルス生成回路 |
US8416880B2 (en) | 2008-03-31 | 2013-04-09 | Nxp B.V. | Digital modulator |
JP2014075720A (ja) * | 2012-10-05 | 2014-04-24 | Hitachi Ulsi Systems Co Ltd | Pwm信号生成装置 |
-
2003
- 2003-05-23 JP JP2003146444A patent/JP2004345280A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009508380A (ja) * | 2005-09-13 | 2009-02-26 | トヨタ自動車株式会社 | Pwm信号生成回路 |
US7583158B2 (en) | 2005-09-13 | 2009-09-01 | Toyota Jidosha Kabushiki Kaisha | PWM signal generating circuit |
JP4760909B2 (ja) * | 2005-09-13 | 2011-08-31 | トヨタ自動車株式会社 | Pwm信号生成回路 |
US8416880B2 (en) | 2008-03-31 | 2013-04-09 | Nxp B.V. | Digital modulator |
JP2011035725A (ja) * | 2009-08-03 | 2011-02-17 | Kawasaki Microelectronics Inc | パルス生成回路 |
JP2014075720A (ja) * | 2012-10-05 | 2014-04-24 | Hitachi Ulsi Systems Co Ltd | Pwm信号生成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100252063B1 (ko) | 글리치가 없는 클럭 인에이블 회로 | |
TWI442704B (zh) | 用以在一特定時間間隔過程中計數輸入脈衝之裝置 | |
US7486120B2 (en) | Delay ratio adjusting circuit, delayed pulse generation circuit, and pulse width modulation pulse signal generation device | |
CN108155894B (zh) | 一种基于fpga的同步混合延时型dpwm模块 | |
US20150129744A1 (en) | A/d converter, solid-state image sensor and imaging system | |
US7268597B2 (en) | Self-initializing frequency divider | |
JP2020198602A (ja) | Pwm出力回路及びそれを有する画像形成装置 | |
US6501816B1 (en) | Fully programmable multimodulus prescaler | |
US6396312B1 (en) | Gate transition counter | |
US5982428A (en) | Programmable clock generator for an imaging device | |
JP2004345280A (ja) | デジタルpwm信号生成回路 | |
JP4027270B2 (ja) | Pwm信号生成回路 | |
JP2906966B2 (ja) | パルス切換回路 | |
JP3201961B2 (ja) | 時間計数回路、パルス変換回路及びfm復調回路 | |
JP2004040451A (ja) | Pwm信号生成回路 | |
JP2012227692A (ja) | Pwm信号生成装置 | |
JP5493591B2 (ja) | クロック分周回路および方法 | |
JP3660595B2 (ja) | 可変周波数パルス発生装置 | |
JP3969939B2 (ja) | タイミングパルス生成回路 | |
JP2923175B2 (ja) | クロック発生回路 | |
JP2877433B2 (ja) | 波形生成回路 | |
JP3337873B2 (ja) | 衝突防止装置 | |
JP2005283408A (ja) | カウント装置及び所定期間のカウント方法 | |
JPH08316825A (ja) | 計数システム | |
WO2021136591A1 (en) | Analog-to-digital converter with single counter circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |