KR100321732B1 - 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 - Google Patents
디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 Download PDFInfo
- Publication number
- KR100321732B1 KR100321732B1 KR1019990063980A KR19990063980A KR100321732B1 KR 100321732 B1 KR100321732 B1 KR 100321732B1 KR 1019990063980 A KR1019990063980 A KR 1019990063980A KR 19990063980 A KR19990063980 A KR 19990063980A KR 100321732 B1 KR100321732 B1 KR 100321732B1
- Authority
- KR
- South Korea
- Prior art keywords
- delay
- unit
- clock
- output
- rising clock
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title abstract description 6
- 230000000630 rising effect Effects 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 5
- 230000001351 cycling effect Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 abstract description 14
- 230000003111 delayed effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체메모리 장치의 지연고정루프에 관한 것으로 기존의 선형구조를 갖는 동기식 미러 딜레이(SMD ; Synchronous Mirror Delay) 를 링(Ring) 모양으로 구성함으로써 필요한 총 단위 딜레이 수를 대폭 감소시켜 전체 면적을 기존의 1/5 이하로 줄이면서도 동일한 성능을 얻을 수 있는 것이다. 이를 위하여 본 발명은 반도체메모리 장치에 있어서, 클록신호(CLK)와 반클록신호(CLKB)를 입력받고 입력된 신호를 비교하여 상승클록(rclk)을 생성하는 입력부; 상기 상승클록을 클록신호로 입력받아 상기 상승클록을 클록신호(CLK)에 대하여 보상하고자하는 스큐(Skew)만큼 시간지연시키기 위한 딜레이모니터; 상기 상승클록과 상기 딜레이모니터로부터의 출력을 입력받아 제1방향으로 링(Ring) 순환을 하면서 시간지연을 조절하기 위한 포워드딜레이부; 상기 포워드딜레이부로부터 출력된 신호를 입력받아 회전하는 횟수를 카운팅하기 위한 제1카운터; 상기 상승클록과 시간 지연된 것에 해당되는 단위 딜레이로 상승클록이 입력되도록 하는 선택신호를 입력받아서 제2방향으로 링 순환을 하면서 시간지연을 조절하기 위한 미러제어부 및 백워드딜레이부; 상기 백워드딜레이부로부터 출력된 신호를 입력받아 회전하는 횟수를 카운팅하기 위한 제2카운터; 상기 제1카운터와 상기 제2카운터의 카운팅 횟수를 비교하기위한 카운트비교기; 상기 카운트비교기와 상기 백워드딜레이부의 출력을 입력받아서 지연고정루프 클록신호(iRclk)를 출력하기 위한 출력부를 포함하여 이루어진다.
Description
본 발명은 반도체메모리 장치에 관한 것으로, 특히 지연고정루프에 관한 것이다.
일반적으로 지연고정루프란 반도체메모리 장치에서 클록을 사용하는 동기식메모리의 내부클록을 에러없이 외부클록과 일치되게 하기 위해서 사용하는 회로이다. 즉 외부에서 들어오는 클록이 내부에서 사용될때 타이밍 딜레이가 발생하는데, 이 타이밍 딜레이를 제어하여 내부에서 사용하는 클록이 외부에서 들어오는 클록과 동일하게 동기되도록 하기 위해서 사용한다. 다시 말하면 외부클록과 데이터, 또는 외부 클록과 내부 클록 간의 스큐(Skew)를 보상하기 위한 클록 발생 장치이다.
도1은 종래기술의 선형 지연고정루프의 블록도이다.
상기 도1을 참조하면, 종래 기술의 지연고정루프는 클록신호(CLK)와 반클록신호(CLKB)를 입력받고 입력된 신호를 비교하여 상승클록(rclk)을 생성하는 입력부(100)와, 상기 상승클록(rclk)을 클록신호로 입력받아 상기 상승클록(rclk)을 클록신호(CLK)에 대하여 보상하고자하는 스큐(Skew)만큼 시간지연시키기 위한 딜레이모니터(110)와, 상기 딜레이모니터(110)로부터의 출력을 입력받아서 제1방향으로 시간 지연을 조절하기 위한 포워드딜레이어레이(120)와, 상기 포워드딜레이어레이(120)의 출력과 상기 상승클록(rclk)을 입력받아서 시간지연이 조절된 딜레이만큼 상승클록이 입력되도록 하기 위한 미러제어부(130)와, 상기 미러제어부(140)의 출력을 입력받아서 제2방향으로 시간 지연을 조절하기 위한 백워드딜레이어레이(140)와, 상기 백워드딜레이어레이(140)로부터의 출력을 입력받아서 지연고정루프 클록신호를 출력하기 위한 출력부(150)을 구비한다.
상기의 지연고정루프는 입력부의 딜레이 d1과 출력부의 딜레이 d2를 보상하는 경우에 해당하는 것으로 외부 클록과 일치하는 내부 클록을 얻는 경우이다. 따라서, 상기 딜레이모니터(110)은 (d1 + d2) 만큼 지연을 일으키는 회로이다. 먼저, 포워드딜레이라인(120)을 통해 tCK(한 클록 사이클) - (d1+d2)라는 시간을 디지털화하여 이 시간이 몇 개의 단위 딜레이에 해당하는지 잰다. 이 과정은 시간을 디지털 딜레이로 환산하는 과정으로 시간의 디지털 전환(Time to Digital Conversion)으로 불린다.
가령, 도1의 검게 표시된 부분까지가 tCK - (d1+d2)에 해당한다면 미러제어부(130)는 백워드딜레이어레이(140)의 해당 단위 딜레이로만 상기 상승클록(rclk)이 진입할 수 있도록 한다. 따라서, 상기 상승클록(rclk)은 백워드딜레이어레이(140)의 검게 표시된 부분부터 진입하여 상기 출력부(150)으로 전파되므로 이 과정에서 tCK - (d1+d2)만큼의 지연이 일어나고 출력부(150)에서 d2만큼 또 지연되며, 상기 상승클록(rclk) 자체가 상기 입력부(100)의 딜레이 d1만큼 외부클록이 지연된 것이므로 지연고정루프클록(iRclk)은 클록신호(CLK)에 비해 d1 + tCK -(d1+d2) = tCK 만큼, 즉 한 주기 만큼 지연된 것이므로 외부클록에 동기된 내부 클록을 얻게 된다. 물론 디지털적인 에러가 따른다.
이상에서 알 수 있듯이 tCK - (d1+d2)에 해당하는 만큼의 단위 딜레이 라인이 준비되어 있어야 하므로 tCK가 커질수록 더 많은 수의 단위 딜레이가 필요하게 된다.
따라서, 종래 기술의 지연고정루프는 저주파로 갈수록, 즉 클록의 주기(tCK)가 길어질수록 더 많은 갯수의 단위 딜레이가 요구된다는 문제점이 있어서, 이 때문에 필요한 면적이 매우 커지는 단점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로써, 선형 딜레이 라인을 링 구조로 바꿈으로써 단위딜레이의 수를 대폭 감소시킬 수 있는 지연고정루프를 제공하는데 그 목적이 있다.
도1은 종래기술의 선형 지연고정루프의 블록도,
도2는 본 발명의 지연고정루프의 구성도,
도3은 본 발명의 지연고정루프를 보기 쉽게 다시 그린 구성도,
도4는 본 발명의 지연고정루프의 한 실시예.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 딜레이모니터 200 : 포워드딜레이부
210 : 제1카운터 220 : 제2카운터
230 : 카운트비교기 240 : 미러제어부 및 백워드딜레이부
상기 목적을 달성하기 위하여 본 발명의 지연고정루프는 반도체메모리 장치에 있어서, 클록신호(CLK)와 반클록신호(CLKB)를 입력받고 입력된 신호를 비교하여 상승클록(rclk)을 생성하는 입력부; 상기 상승클록을 클록신호로 입력받아 상기 상승클록을 클록신호(CLK)에 대하여 보상하고자하는 스큐(Skew)만큼 시간지연시키기 위한 딜레이모니터; 상기 상승클록과 상기 딜레이모니터로부터의 출력을 입력받아 제1방향으로 링(Ring) 순환을 하면서 시간지연을 조절하기 위한 포워드딜레이부; 상기 포워드딜레이부로부터 출력된 신호를 입력받아 회전하는 횟수를 카운팅하기 위한 제1카운터; 상기 상승클록과 시간 지연된 것에 해당되는 단위 딜레이로 상승클록이 입력되도록 하는 선택신호를 입력받아서 제2방향으로 링 순환을 하면서 시간지연을 조절하기 위한 미러제어부 및 백워드딜레이부; 상기 백워드딜레이부로부터 출력된 신호를 입력받아 회전하는 횟수를 카운팅하기 위한 제2카운터; 상기 제1카운터와 상기 제2카운터의 카운팅 횟수를 비교하기위한 카운트비교기; 상기 카운트비교기와 상기 백워드딜레이부의 출력을 입력받아서 지연고정루프 클록신호(iRclk)를 출력하기 위한 출력부를 포함하여 이루어진다.
이와 같이 본 발명은 링으로 순환되는 딜레이로 구성된 포워드딜레이부와 미러제어부 및 백워드딜레이부를 구비하여 종래기술의 다수의 단위 딜레이를 감소시켜서 칩에서 차지하는 래이아웃 면적을 줄이므로 낮은 코스트(Cost)를 가지며 전력소모가 적은 지연고정루프를 달성할 수 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 지연고정루프의 구성도이다.
상기 도2를 참조하면, 클록신호(CLK)와 반클록신호(CLKB)를 입력받고 입력된 신호를 비교하여 상승클록(Rclk)을 생성하는 입력부(100)와, 상기 상승클록(Rclk)을 클록신호로 입력받아 상기 상승클록(Rclk)을 클록신호(CLK)에 대하여 보상하고자하는 스큐(Skew)만큼 시간지연시키기 위한 딜레이모니터(110)와, 상기 상승클록(Rclk)과 상기 딜레이모니터(110)으로부터의 출력을 입력받아 제1방향으로 링(Ring) 순환을 하면서 시간지연을 조절하기 위한 포워드딜레이부(200)와, 상기 포워드딜레이부(200)로부터 출력된 신호를 입력받아 회전하는 횟수를 카운팅하기 위한 제1카운터(210)와, 상기 상승클록(Rclk)과 시간 지연된 것에 해당되는 단위 딜레이로 상승클록이 입력되도록 하는 선택신호를 입력받아서 제2방향으로 링 순환을 하면서 시간지연을 조절하기 위한 미러제어부 및 백워드딜레이부(240)와, 상기 백워드딜레이부(240)로부터 출력된 신호를 입력받아 회전하는 횟수를 카운팅하기 위한 제2카운터(220)와, 상기 제1카운터(210)와 상기 제2카운터(220)의 카운팅 횟수를 비교하기위한 카운트비교기(230)와, 상기 카운트비교기(230)와 상기 백워드딜레이부(240)의 출력을 입력받아서 지연고정루프 클록신호(iRclk)를 출력하기 위한 출력부(250)을 구비한다
시간의 디지털 전환(Time to Digital Conversion)의 개념은 문헌 (1998 Symposium on VLSI Circuits Digest of Technical Papers, pp60 -61, ' A Compact Ring Delay Line fot High Speed SDRAM ',Seong-Jin et. al(KAIST))에서 제안된 것이며 상기 지연고정루프의 링 구조를 이용한 디지털의 시간적 전환(Digital to Time Conversion)의 개념은 본 발명에서 제안된 것이다. 문헌의 경우는 백워드 딜레이 라인은 그대로 선형 구조를 쓰는 것인데 이럴 경우 단위 딜레이의 감소 효과는 반 밖에 되지 않지만, 본 발명에서와 같이 백워드딜레이 라인 역시 링으로 구성함으로써 단위 딜레이 감소효과를 추가적으로 얻을 수 있다.
도3은 본 발명의 지연고정루프를 보기 쉽게 다시 그린 구성도이다.
구성은 상기의 도2에서 설명한 것과 동일하므로 생략한다.
본 발명에서는 신호가 링을 따라 순환하게 되는데 몇 바퀴를 돌았는지를 세는 카운터가 추가된 것을 빼면 선형 지연고정루프와 거의 같은 구성을 가진다. 예를 들어 6개의 단위 딜레이로 링이 구성되었다고 가정해 보자. tCK - (d1+d2)라는 시간이 34개의 단위 딜레이로 환산된다면, 이는 5바퀴(제1카운터는 5를 셈) + 4 단위 딜레이에 해당되므로 도3의 검게 표시된 부분이 된다. 따라서 링 백워드딜레이부(240)에서는 검게 표시된 부분부터 왼쪽으로 4개의 단위 딜레이를 먼저 지나고 나머지 5바퀴를 채우면 카운트비교기(230)에서 출력 활성화 신호가 떠서 출력단(250)으로 빠져나가게 된다. 링 백워드딜레이부(240)와 제2카운터(220)는 리셋된 후 다시 앞의 과정을 반복한다. 링을 순환하는 신호가 반드시 펄스이어야 하는 점이 선형 지연고정루프와의 차이점이다.
도4는 본 발명의 지연고정루프의 한 실시예이다.
상기 도4를 참조하면, 상승클록(rclk)을 클록신호로 입력받아 상기 상승클록(rclk)을 클록신호(CLK)에 대하여 보상하고자하는 스큐(Skew)만큼 시간지연시키기 위한 딜레이모니터(110)와, 상기 상승클록(rclk)과 상기 딜레이모니터(110)으로부터의 출력을 입력받아 제1방향으로 링(Ring) 순환을 하면서 시간지연을 조절하기 위한 포워드딜레이부(200)와, 상기 상승클록(rclk)과 시간 지연된 것에 해당되는 단위 딜레이로 상승클록이 입력되도록 하는 선택신호를 입력받아서 제2방향으로 링 순환을 하면서 시간지연을 조절하기 위한 미러제어부 및 백워드딜레이부(240)와, 상기 백워드딜레이부(240)의 출력을 입력받아서 지연고정루프 클록신호(iRclk)를 출력하기 위한 출력부(250)을 구비한다
단위 딜레이를 난드게이트로 구성한 경우이며, 각 링을 리셋하는 신호가 필요하다. 카운터등은 생략하였다. 이 경우는 로우 펄스가 링을 따라 순환하게 된다. 단위 딜레이는 노아게이트 또는 다른 조합으로 구성할 수도 있으며, 그에 따라 제어신호도 적절히 구성할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 본 발명은 기존의 선형구조를 갖는 동기식 미러 딜레이(SMD ; Synchronous Mirror Delay)를 링(Ring) 모양으로 구성함으로써 필요한 총 단위 딜레이 수를 대폭 감소시켜 전체 면적을 기존의 1/5 이하로 줄이면서도 동일한 성능을 얻을 수 있다.
Claims (3)
- 반도체메모리 장치에 있어서,클록신호(CLK)와 반클록신호(CLKB)를 입력받고 입력된 신호를 비교하여 상승클록(rclk)을 생성하는 입력부;상기 상승클록을 클록신호로 입력받아 상기 상승클록을 클록신호(CLK)에 대하여 보상하고자하는 스큐(Skew)만큼 시간지연시키기 위한 딜레이모니터;상기 상승클록과 상기 딜레이모니터로부터의 출력을 입력받아 제1방향으로 링(Ring) 순환을 하면서 시간지연을 조절하기 위한 포워드딜레이부;상기 포워드딜레이부로부터 출력된 신호를 입력받아 회전하는 횟수를 카운팅하기 위한 제1카운터;상기 상승클록과 시간 지연된 것에 해당되는 단위 딜레이로 상승클록이 입력되도록 하는 선택신호를 입력받아서 제2방향으로 링 순환을 하면서 시간지연을 조절하기 위한 미러제어부 및 백워드딜레이부;상기 백워드딜레이부로부터 출력된 신호를 입력받아 회전하는 횟수를 카운팅하기 위한 제2카운터;상기 제1카운터와 상기 제2카운터의 카운팅 횟수를 비교하기위한 카운트비교기;상기 카운트비교기와 상기 백워드딜레이부의 출력을 입력받아서 지연고정루프 클록신호(iRclk)를 출력하기 위한 출력부를 포함하여 이루어진 지연고정루프.
- 상기 제 1 항에 있어서,미러제어부 및 백워드딜레이부는,상기 상승클록과 단위 딜레이로 상승클록이 입력되도록 하는 선택신호를 입력받아서 부정논리곱하는 난드게이트; 및링 순환을 하면서 상기 난드게이트의 출력을 입력받는 단위 딜레이를 포함하여 이루어진 지연고정루프.
- 상기 제 1 항에 있어서,미러제어부 및 백워드딜레이부는,상기 상승클록과 단위 딜레이로 상승클록이 입력되도록 하는 선택신호를 입력받아서 부정논리합하는 노아게이트; 및링 순환을 하면서 상기 노아게이트의 출력을 입력받는 단위 딜레이를 포함하여 이루어진 지연고정루프.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063980A KR100321732B1 (ko) | 1999-12-28 | 1999-12-28 | 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063980A KR100321732B1 (ko) | 1999-12-28 | 1999-12-28 | 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061484A KR20010061484A (ko) | 2001-07-07 |
| KR100321732B1 true KR100321732B1 (ko) | 2002-01-26 |
Family
ID=19631299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063980A KR100321732B1 (ko) | 1999-12-28 | 1999-12-28 | 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100321732B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101692980B1 (ko) | 2016-01-26 | 2017-01-05 | 홍익대학교 산학협력단 | 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로 및 제어방법 |
| KR101721602B1 (ko) | 2015-11-06 | 2017-03-30 | 홍익대학교 산학협력단 | 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로 및 그 제어방법 |
| KR20210144174A (ko) | 2020-05-21 | 2021-11-30 | 홍익대학교 산학협력단 | 델타 시그마 디더링 셀 기반 완전 디지털 멀티플라잉 지연 고정 루프회로 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003500969A (ja) * | 1999-05-19 | 2003-01-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 遠隔通信ｉｃ用の多周波数低電力発振器 |
| KR100705514B1 (ko) * | 2005-01-11 | 2007-04-13 | 이디텍 주식회사 | 고리형 가변 지연기를 이용한 디엘엘 기반 주파수 합성장치 및 방법 |
| KR100714892B1 (ko) * | 2005-10-26 | 2007-05-04 | 삼성전자주식회사 | 클럭신호 발생기 및 이를 구비한 위상 및 지연 동기 루프 |
-
1999
- 1999-12-28 KR KR1019990063980A patent/KR100321732B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101721602B1 (ko) | 2015-11-06 | 2017-03-30 | 홍익대학교 산학협력단 | 타임 투 디지털 컨버터 기반 완전 디지털 지연 고정 루프회로 및 그 제어방법 |
| KR101692980B1 (ko) | 2016-01-26 | 2017-01-05 | 홍익대학교 산학협력단 | 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로 및 제어방법 |
| KR20210144174A (ko) | 2020-05-21 | 2021-11-30 | 홍익대학교 산학협력단 | 델타 시그마 디더링 셀 기반 완전 디지털 멀티플라잉 지연 고정 루프회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061484A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3644827B2 (ja) | 外部負荷を考慮したｄｌｌ回路 | |
| KR100527402B1 (ko) | 디디알 동기식메모리의 지연고정루프 장치 | |
| KR100362199B1 (ko) | 링 딜레이와 카운터를 이용한 레지스터 제어 지연고정루프 | |
| KR100384781B1 (ko) | 듀티 사이클 보정 회로 | |
| JP5231045B2 (ja) | クロックスキューコントローラ及びそれを備える集積回路 | |
| US6750692B2 (en) | Circuit and method for generating internal clock signal | |
| US6608743B1 (en) | Delay locked loop, synchronizing method for the same and semiconductor device equipped with the same | |
| JP4223119B2 (ja) | クロック信号遅延装置 | |
| KR20030011697A (ko) | 탑재되는 메모리 장치들의 수에 제한없는 레지스터 및이를 갖는 메모리 모듈 | |
| KR100301056B1 (ko) | 싱크로너스 데이터 샘플링 회로 | |
| KR20050041584A (ko) | 데이터 출력제어회로 | |
| CN110492872B (zh) | 数字占空比校正电路系统 | |
| US6330650B1 (en) | Data receiver that performs synchronous data transfer with reference to memory module | |
| US6434062B2 (en) | Delay locked loop for use in semiconductor memory device | |
| KR100321732B1 (ko) | 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 | |
| KR20050099714A (ko) | 고집적 저전력 글리치리스 클럭 선택회로 및 이를구비하는 디지털 프로세싱 시스템 | |
| US6633995B1 (en) | System for generating N pipeline control signals by delaying at least one control signal corresponding to a subsequent data path circuit | |
| KR100276572B1 (ko) | 집적 회로 장치 | |
| KR100303777B1 (ko) | 지연-펄스-지연을 이용한 지연고정루프 클록발생기 | |
| JPH10215153A (ja) | クロック逓倍回路及び半導体集積回路 | |
| KR100305027B1 (ko) | 지연장치 | |
| JP2001216047A (ja) | 遅延調整回路 | |
| KR100732766B1 (ko) | 출력인에이블 신호 생성회로 | |
| KR100242388B1 (ko) | 내부 클럭신호 발생회로 | |
| KR100399973B1 (ko) | 레지스터 제어 지연고정루프의 지연 모니터 및 그의 지연라인 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091222 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |