JPS58109934A - 処理装置のコンソ−ル - Google Patents
処理装置のコンソ−ルInfo
- Publication number
- JPS58109934A JPS58109934A JP56208922A JP20892281A JPS58109934A JP S58109934 A JPS58109934 A JP S58109934A JP 56208922 A JP56208922 A JP 56208922A JP 20892281 A JP20892281 A JP 20892281A JP S58109934 A JPS58109934 A JP S58109934A
- Authority
- JP
- Japan
- Prior art keywords
- address
- console
- control memory
- function
- extracted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明社旭理装置のコンソール、特に複数のレジスタを
有するレジスタ部と、マイクロプログラムを記憶する制
御メそすと、該制御メモリから抽出される前記マイクロ
プログラムを構成するマイクロ命令を指定するアドレス
を出力し、且つ誼出力するアドレスを連続歩進させる歩
道機能、同一アドレスを繰返し出力する繰返し機能、お
よび外部から入力されるジャンプ先アドレスを出力する
ジャンプ機能とを具備するシーケンサ部と、前記制御メ
モリから抽出されゐマイクロ命令に導づき演期畦びデー
タの転送を行う演算部と、前記シーケンサ部が前記繰返
し機能を奥行時に前記制御メ毫すから抽出されるマイク
ロ命令が前記演算部に繰返し伝達されるのを阻止する阻
止手段とを具備する処理装置に併設される処理装置のコ
ンソールに関す。
有するレジスタ部と、マイクロプログラムを記憶する制
御メそすと、該制御メモリから抽出される前記マイクロ
プログラムを構成するマイクロ命令を指定するアドレス
を出力し、且つ誼出力するアドレスを連続歩進させる歩
道機能、同一アドレスを繰返し出力する繰返し機能、お
よび外部から入力されるジャンプ先アドレスを出力する
ジャンプ機能とを具備するシーケンサ部と、前記制御メ
モリから抽出されゐマイクロ命令に導づき演期畦びデー
タの転送を行う演算部と、前記シーケンサ部が前記繰返
し機能を奥行時に前記制御メ毫すから抽出されるマイク
ロ命令が前記演算部に繰返し伝達されるのを阻止する阻
止手段とを具備する処理装置に併設される処理装置のコ
ンソールに関す。
（２）従来技術と間地点
第１図はこの種従来ある処理装置のコンソールの一例を
示す図である。第１図（おいて、処理装ｆＰｔ１は演算
部１１と、制御メモリ１２と、シーケンサ部１３を主要
構成部として具備している。また処理装［１は記憶装置
２および入出力制御装置３とアドレスバス５およびデー
タバス６を介して接続される。制御メモリ１２には、処
理装ａｔが記憶装置２かも抽出し実行するプログラムの
各命令に対応するマイクロプログラムが格納されている
。各マイク誼プログラムは複数のマイクロ命令で構成さ
れておシ、シーケンサ部１３が出力するアドレスが制御
メモリ１２に入力されると、該アドレスに格納されてい
るマイクロ命令がマイクロ命令レジスタ１４に抽出され
る。抽出されたマイクロ命令は変換回路１６を介して演
算部１１に伝達される。演算部１１社受領したマイクロ
命令に基づき、レジスタ部１１′に蓄積されているデー
タの演算および転送を実行する。シーケンサ部１３は、
出力するアドレスを順次１ステップ宛歩進させる歩道機
能、同一アドレスを繰返し出力する繰返し機能、シよび
外部から入力されるアドレスをジャンプ先アドレスとし
て出力するジャンプ機能を具備し、変換回路１５から伝
達される機能指定信号によシ指定される機能が実行され
て対応するアドレスが出力される０か＼る処理装置ＩＫ
より実行されるプログラムの正常性を確聞するためには
、従来コンソール４が処理装置１に併設され、該コンソ
ール４から処理装置ｌｌに各種指令を伝達して、任意の
プログラムステップで実行を停止させ、あるいは１プロ
グラムステップ充実行後停止させ、または指定するプロ
グラムステップ（記憶装置２０指定番地）から実行を開
始させ、史には特定のデータをコンソール４から入力し
て実行させ、その結果記憶装置２ｔたはレジスタ等に蓄
積されゐデータを１！察する勢の方法が採用されている
。然し制御メモリ１２内に格納されているマイりｐプロ
グラムに対しては、前述の如きコンソール４による試験
方法は実施されておらず、権々シーケンサ部１３から出
力されるアドレスを監視する以外には方法が無かった０
数ステツプのマイクロ命令から構成されるマイクロプロ
グラムに対しては、人間が机上調査を行うことによυ正
常性を確認することも不可能では無いが、ステップ数の
多いＩＩ雑な構成のマイク關プログラムに対しては、か
−る机上＠膏による方法は限界が有る。
示す図である。第１図（おいて、処理装ｆＰｔ１は演算
部１１と、制御メモリ１２と、シーケンサ部１３を主要
構成部として具備している。また処理装［１は記憶装置
２および入出力制御装置３とアドレスバス５およびデー
タバス６を介して接続される。制御メモリ１２には、処
理装ａｔが記憶装置２かも抽出し実行するプログラムの
各命令に対応するマイクロプログラムが格納されている
。各マイク誼プログラムは複数のマイクロ命令で構成さ
れておシ、シーケンサ部１３が出力するアドレスが制御
メモリ１２に入力されると、該アドレスに格納されてい
るマイクロ命令がマイクロ命令レジスタ１４に抽出され
る。抽出されたマイクロ命令は変換回路１６を介して演
算部１１に伝達される。演算部１１社受領したマイクロ
命令に基づき、レジスタ部１１′に蓄積されているデー
タの演算および転送を実行する。シーケンサ部１３は、
出力するアドレスを順次１ステップ宛歩進させる歩道機
能、同一アドレスを繰返し出力する繰返し機能、シよび
外部から入力されるアドレスをジャンプ先アドレスとし
て出力するジャンプ機能を具備し、変換回路１５から伝
達される機能指定信号によシ指定される機能が実行され
て対応するアドレスが出力される０か＼る処理装置ＩＫ
より実行されるプログラムの正常性を確聞するためには
、従来コンソール４が処理装置１に併設され、該コンソ
ール４から処理装置ｌｌに各種指令を伝達して、任意の
プログラムステップで実行を停止させ、あるいは１プロ
グラムステップ充実行後停止させ、または指定するプロ
グラムステップ（記憶装置２０指定番地）から実行を開
始させ、史には特定のデータをコンソール４から入力し
て実行させ、その結果記憶装置２ｔたはレジスタ等に蓄
積されゐデータを１！察する勢の方法が採用されている
。然し制御メモリ１２内に格納されているマイりｐプロ
グラムに対しては、前述の如きコンソール４による試験
方法は実施されておらず、権々シーケンサ部１３から出
力されるアドレスを監視する以外には方法が無かった０
数ステツプのマイクロ命令から構成されるマイクロプロ
グラムに対しては、人間が机上調査を行うことによυ正
常性を確認することも不可能では無いが、ステップ数の
多いＩＩ雑な構成のマイク關プログラムに対しては、か
−る机上＠膏による方法は限界が有る。
（３）１明の目的
本発明の目的Ｌ１前述の如きマイクロプログラムの正常
性確認におけるコンソールの欠点を除去１７、一般のプ
ログ２ムに対すると同様に１マイクロ７０グラムの動作
状態を詳細に試験し得るコンソールを実現するととに在
る。。
性確認におけるコンソールの欠点を除去１７、一般のプ
ログ２ムに対すると同様に１マイクロ７０グラムの動作
状態を詳細に試験し得るコンソールを実現するととに在
る。。
（４） 発明の構成
この目的は、複数のレジスタを肩するレジスタ部と、マ
イク濃／ログラムを記憶する制御メモリと、該制御メモ
リがら抽出される前記マイクロプログラムを構成するマ
イクロ命令のアドレスを出る歩進機能−同一アドレスを
繰返し出力する繰返し機能・外部から入力されるジャン
プ先アドレスを出力するジャンプ機能算を具備するシー
ケンサ部と、前記制御メモリから抽出されるマイクロ命
令に基づき演算およびデータの転送を行う演算部と、前
記シーケンサ部が前記繰返し機能を実行時に前記制御メ
モリから抽出されｂマイクロ命令が前記演算部に繰返し
伝達されるのを阻止する阻止手段とを具備する処理装置
に併設されるコンソールにおいて、前記歩進機能を起動
させる起動信号と、前記繰返し機能を起動させ且つ前記
阻止手段を有効々らしめる停止信号とを伝達する手段と
、該起動信号を伝達後所定時間後に該停止信号を伝達す
る手段と、前記シーケンス部が出力するアドレスが予め
設定されたアドレスと一致したことを検出するととＫよ
シ前記停止信号を伝達する手段と、前記ジャンプ機能を
起動するジャンプ信号を前記ジャンプ先アドレスと共に
伝達する手段と、前記レジスタ部の有する１個以上の所
定のレジスタにデータを入力し、また該レジスタに蓄積
されたデータを抽出する手段との少なくも何れかを具備
するととＫよシ達成される。
イク濃／ログラムを記憶する制御メモリと、該制御メモ
リがら抽出される前記マイクロプログラムを構成するマ
イクロ命令のアドレスを出る歩進機能−同一アドレスを
繰返し出力する繰返し機能・外部から入力されるジャン
プ先アドレスを出力するジャンプ機能算を具備するシー
ケンサ部と、前記制御メモリから抽出されるマイクロ命
令に基づき演算およびデータの転送を行う演算部と、前
記シーケンサ部が前記繰返し機能を実行時に前記制御メ
モリから抽出されｂマイクロ命令が前記演算部に繰返し
伝達されるのを阻止する阻止手段とを具備する処理装置
に併設されるコンソールにおいて、前記歩進機能を起動
させる起動信号と、前記繰返し機能を起動させ且つ前記
阻止手段を有効々らしめる停止信号とを伝達する手段と
、該起動信号を伝達後所定時間後に該停止信号を伝達す
る手段と、前記シーケンス部が出力するアドレスが予め
設定されたアドレスと一致したことを検出するととＫよ
シ前記停止信号を伝達する手段と、前記ジャンプ機能を
起動するジャンプ信号を前記ジャンプ先アドレスと共に
伝達する手段と、前記レジスタ部の有する１個以上の所
定のレジスタにデータを入力し、また該レジスタに蓄積
されたデータを抽出する手段との少なくも何れかを具備
するととＫよシ達成される。
（５）発明の実施例
以下、本発明の一実施例を図面によシ説明する〇第２図
は本発明の一実施例による処理装置のコンソールを示す
図である。なお、全図を通じて同−符号性同一対象物を
示す。第２図において、コンソール４に祉起動停止電鍵
４１、歩進電鍵４２、一致停止電鍵４３、一致アドレス
電鍵４４、ジャンプ先アドレス電＠４５、ジャンプ電鍵
４６、データ電＠４７、データ入力電鍵４８およびデー
タ表示灯４９が設けられている。起動停止電鍵４１が復
旧状態に在ると、信号線ａは論理値０に設定され、ゲー
）４１０を介して信号線すを論理値０に設定し、更にゲ
ート４１１を介して信号＃Ｃを論理値０に設定する。処
理装置１の変換回路１５および１６は信号ｌｉｅに設定
された論理値０を起動信号と判定する・変換回路１５社
該起動信号を歩進機能指定信号Ｋｆ換してシーケンサ部
１３に伝達する◇その結果シーケンサ部１３は、ｌステ
ップ宛歩進するアドレスを順次出力し、制御メモリに伝
達すゐ０また前記起動信号を受領した変換回路１６紘マ
イクロ命令レジスター４に抽出されるマイクロ命令を忠
実に演算部１１に伝達する０以上によシ制御メそす１２
から順次抽出されるマイクロ命令が演算ｓ１１により順
次実行され、マイクロプログラムによる旭理装置の動作
が随時試みられる０か＼る状態で起動停止電鍵４１を動
“・： 作させると、信号−ａは論理値ＩＫＲｊ！され、ゲー）
４１０を介して信号−すを論理値１に設定し、更にゲー
）４１１を介して信号１１１ｅを論理値ＩＫ段設定る・
処理装置１の変換回路１５および１６は信号−吐設定さ
れた論ｌ値１を停止信号と判定する＠変換回路１°５は
諌停止信号を繰、返し機能指定信号に変換してシーケン
サ部１３に伝達するＯその結果シーケンサ部１３は、同
一アドレスを繰返し出力し、制御メ七り１２に伝達する
Ｏ１九前記停止信号を受領した変換回路１６はマイク−
命令レジス−１４に抽出されるマイクロ命令を總べて不
動作を指定するマイク−命令に変換して演算部１１に伝
達する０以上によシ−ケンサ部１３は停止信号が処理装
置１に伝達され九時点に出力していたアドレスを制御メ
モリ１２に伝達した状態を維持し、また演算部１１Ｆｉ
腋時点における実行結果をレジスタ部１１′に蓄積した
状態を保存する０か＼る状態でコンソール４の歩進電鍵
４２偽返）電鍵）を瞬時動作させると、信号線ｄにそれ
迄設定されていた論理値０が、歩進電［４２Ｏ動作中論
理値ＩＫ変化する◎フリップ７０ッグ４１２社端子ＣＰ
に入力されている信号１ＩＩｄの論理値０が論理値１に
変化することＫよル、端子りに入力されている論理値１
の状態に設定され、端子Ｑから信号線・に論理値１を出
力する◎絨出力された論理値ｌは信号線・を経由してク
リップフロップ４１３の端子ＤＫ大入力れる。その結果
アリツブフロップ４１３は端子ＣＰに入力されている処
理装置１の動作を制御するり胃ツク信号ＣＬに同期して
端子りに入力される論理値１０状態に設定され、端子Ｑ
から信号線！に論理値１を出力する。
は本発明の一実施例による処理装置のコンソールを示す
図である。なお、全図を通じて同−符号性同一対象物を
示す。第２図において、コンソール４に祉起動停止電鍵
４１、歩進電鍵４２、一致停止電鍵４３、一致アドレス
電鍵４４、ジャンプ先アドレス電＠４５、ジャンプ電鍵
４６、データ電＠４７、データ入力電鍵４８およびデー
タ表示灯４９が設けられている。起動停止電鍵４１が復
旧状態に在ると、信号線ａは論理値０に設定され、ゲー
）４１０を介して信号線すを論理値０に設定し、更にゲ
ート４１１を介して信号＃Ｃを論理値０に設定する。処
理装置１の変換回路１５および１６は信号ｌｉｅに設定
された論理値０を起動信号と判定する・変換回路１５社
該起動信号を歩進機能指定信号Ｋｆ換してシーケンサ部
１３に伝達する◇その結果シーケンサ部１３は、ｌステ
ップ宛歩進するアドレスを順次出力し、制御メモリに伝
達すゐ０また前記起動信号を受領した変換回路１６紘マ
イクロ命令レジスター４に抽出されるマイクロ命令を忠
実に演算部１１に伝達する０以上によシ制御メそす１２
から順次抽出されるマイクロ命令が演算ｓ１１により順
次実行され、マイクロプログラムによる旭理装置の動作
が随時試みられる０か＼る状態で起動停止電鍵４１を動
“・： 作させると、信号−ａは論理値ＩＫＲｊ！され、ゲー）
４１０を介して信号−すを論理値１に設定し、更にゲー
）４１１を介して信号１１１ｅを論理値ＩＫ段設定る・
処理装置１の変換回路１５および１６は信号−吐設定さ
れた論ｌ値１を停止信号と判定する＠変換回路１°５は
諌停止信号を繰、返し機能指定信号に変換してシーケン
サ部１３に伝達するＯその結果シーケンサ部１３は、同
一アドレスを繰返し出力し、制御メ七り１２に伝達する
Ｏ１九前記停止信号を受領した変換回路１６はマイク−
命令レジス−１４に抽出されるマイクロ命令を總べて不
動作を指定するマイク−命令に変換して演算部１１に伝
達する０以上によシ−ケンサ部１３は停止信号が処理装
置１に伝達され九時点に出力していたアドレスを制御メ
モリ１２に伝達した状態を維持し、また演算部１１Ｆｉ
腋時点における実行結果をレジスタ部１１′に蓄積した
状態を保存する０か＼る状態でコンソール４の歩進電鍵
４２偽返）電鍵）を瞬時動作させると、信号線ｄにそれ
迄設定されていた論理値０が、歩進電［４２Ｏ動作中論
理値ＩＫ変化する◎フリップ７０ッグ４１２社端子ＣＰ
に入力されている信号１ＩＩｄの論理値０が論理値１に
変化することＫよル、端子りに入力されている論理値１
の状態に設定され、端子Ｑから信号線・に論理値１を出
力する◎絨出力された論理値ｌは信号線・を経由してク
リップフロップ４１３の端子ＤＫ大入力れる。その結果
アリツブフロップ４１３は端子ＣＰに入力されている処
理装置１の動作を制御するり胃ツク信号ＣＬに同期して
端子りに入力される論理値１０状態に設定され、端子Ｑ
から信号線！に論理値１を出力する。
腋出力され九論理値１社信号線！を経由してゲート４１
１０否定端子および７リツプ７０ツグ４１２の端子ＲＫ
大入力れる◎端子ＲＫ論理値１を入力され九７リツプ７
四ッグ４１２紘論履値Ｏの状態に設定され、端子Ｑから
信号線・に論理値Ｏを出力する◎従って７リツプフ四ツ
ブ４１３の端子ＤＫ大入力れる論理値は１から０に変化
する・その結果フリップ７０ツグ４１３は端子ＣＰＫ入
力されているクロック信Ｊ）ＣＬＫ同期して論理値００
状簡に設定され、端子Ｑから信号線ｌに論・通値０を出
力する・以上によ〉クリップフロップ４１３゜端子ｑか
ら信号線ｆに出力される論理値は、クロック信号ＣＩ、
０１周期Ｑ間、ＯからＩＫ変化する・ゲート４１１は信
号線！から否定端子に論理値ｌが入力される間、信号ｓ
ｂから入力されている論理値１を信号線ｅに伝達するの
を阻止し、論理値Ｏを伝達する◇従りて、処理装置ｌｏ
賓換回路１５および１６は、信号線Ｃから受領し続けて
いた停止信号がクロック信号ＣＬの１周期の間起動信号
に変化したと判定し、その間シーケンサ部１３に歩進機
能指定信号を伝達する。従りてシーケンサ部１３は１ス
テツグだけ歩進したアドレスを制御メモリ１２に伝達す
る◎制御メモリ１２の骸アドレスから抽出され九マイク
μ命令は、ｉイクレ命令レジスタ１４および変換回路１
６を経由して演算部１１に伝達され実行される。りｐツ
ク信号ＣＬ０１周期琶過後には、変換回路１５は再び繰
返し機能指定信号をシーケンサ部１３に伝達するので、
シーケンサ部１３は前記１ステツグ歩進したアドレスを
繰返し出力し、また演算部１１およびレジスタ部１１′
は験アドレスから抽出された前記マイクロ命令の実行結
果を保存する０以上の如く歩道電鍵４２の操作によシ、
処理装装置１は１マイクロ命令実行後の状態で停止する
０次に処理装置１が動作中に、コンソール４の一致アド
レス電鍵４４（複数）を特定のアドレスに設定し、一致
停止電鍵４３を動作させると、該特定アドレスは信号Ｉ
Ｉ９を介して照合回路４１４に入力され、またゲー）
４１５には信号＠ｌを介して論理値ｉが入力される〇一
方励動作中処理装置１のシーケンサ部１３から順次出力
されるアドレスは、信号ｌＩｈを経由して照合回路４１
４に伝達される＠照合回路４１４は信号線りから受領す
るアドレスを、信号ｆｉｌｌから入力される特定アドレ
スと比較し、両アドレスの一致を検出すると信号＃ｋＫ
論理値１を出力する。該論理値１はゲート４１５および
信号１１ｍｍを経由して７リツプ７０ツブ４１６の端子
Ｓに入力される０その結果フリップフロッグ４１６社セ
ット状態に設定され、端子Ｑから信号線ｎＫ＠理値１を
出力する。腋論理値１はゲート４１０、信号線ｂ１ゲー
ト４１１および信号線Ｃを経由して、処理装置１の変換
回路１５および１６に伝達され停止信号として処理され
る。その結果、処理装置［はコンソール４に設定された
前記特定アドレス迄実行を進めた状態で停止する０次に
′：１７ソール４のジャンプ先アドレス電鍵４５（複数
）を特定のジャンプ先アドレスに設定した後、ジャンプ
電鍵４６（跳返シミ鍵）を瞬時動作させると、信号線ｐ
ｔｆｉ！に由して論理値１が処理装置ｌＯ変換回路！５
に伝達される。変換回路１５＃ｉ信号！！ｐから受領し
た論理値１をジャンプ信号と判定し、ジャンプ機能指定
信号に変換してシーケンサ部１３に伝達する。その結果
シーケンサ部１３は信号線ｑを経由してジャンプ先アド
レス電鍵４５にょシ設定されるジャンプ先アドレスを制
御メモリ１２に伝達する。制御メモリ１２はジャンプ先
アドレスに格納されているマイク冒命令をｉイクロ命令
レジスタ１４に抽出する。該マイクロ命令は変換回路１
６を経由して演算部１１に伝達され実行される。以上に
よυ処理装置１はコンソール４に設定されたジャンプ先
アドレスに実行を移行する。
１０否定端子および７リツプ７０ツグ４１２の端子ＲＫ
大入力れる◎端子ＲＫ論理値１を入力され九７リツプ７
四ッグ４１２紘論履値Ｏの状態に設定され、端子Ｑから
信号線・に論理値Ｏを出力する◎従って７リツプフ四ツ
ブ４１３の端子ＤＫ大入力れる論理値は１から０に変化
する・その結果フリップ７０ツグ４１３は端子ＣＰＫ入
力されているクロック信Ｊ）ＣＬＫ同期して論理値００
状簡に設定され、端子Ｑから信号線ｌに論・通値０を出
力する・以上によ〉クリップフロップ４１３゜端子ｑか
ら信号線ｆに出力される論理値は、クロック信号ＣＩ、
０１周期Ｑ間、ＯからＩＫ変化する・ゲート４１１は信
号線！から否定端子に論理値ｌが入力される間、信号ｓ
ｂから入力されている論理値１を信号線ｅに伝達するの
を阻止し、論理値Ｏを伝達する◇従りて、処理装置ｌｏ
賓換回路１５および１６は、信号線Ｃから受領し続けて
いた停止信号がクロック信号ＣＬの１周期の間起動信号
に変化したと判定し、その間シーケンサ部１３に歩進機
能指定信号を伝達する。従りてシーケンサ部１３は１ス
テツグだけ歩進したアドレスを制御メモリ１２に伝達す
る◎制御メモリ１２の骸アドレスから抽出され九マイク
μ命令は、ｉイクレ命令レジスタ１４および変換回路１
６を経由して演算部１１に伝達され実行される。りｐツ
ク信号ＣＬ０１周期琶過後には、変換回路１５は再び繰
返し機能指定信号をシーケンサ部１３に伝達するので、
シーケンサ部１３は前記１ステツグ歩進したアドレスを
繰返し出力し、また演算部１１およびレジスタ部１１′
は験アドレスから抽出された前記マイクロ命令の実行結
果を保存する０以上の如く歩道電鍵４２の操作によシ、
処理装装置１は１マイクロ命令実行後の状態で停止する
０次に処理装置１が動作中に、コンソール４の一致アド
レス電鍵４４（複数）を特定のアドレスに設定し、一致
停止電鍵４３を動作させると、該特定アドレスは信号Ｉ
Ｉ９を介して照合回路４１４に入力され、またゲー）
４１５には信号＠ｌを介して論理値ｉが入力される〇一
方励動作中処理装置１のシーケンサ部１３から順次出力
されるアドレスは、信号ｌＩｈを経由して照合回路４１
４に伝達される＠照合回路４１４は信号線りから受領す
るアドレスを、信号ｆｉｌｌから入力される特定アドレ
スと比較し、両アドレスの一致を検出すると信号＃ｋＫ
論理値１を出力する。該論理値１はゲート４１５および
信号１１ｍｍを経由して７リツプ７０ツブ４１６の端子
Ｓに入力される０その結果フリップフロッグ４１６社セ
ット状態に設定され、端子Ｑから信号線ｎＫ＠理値１を
出力する。腋論理値１はゲート４１０、信号線ｂ１ゲー
ト４１１および信号線Ｃを経由して、処理装置１の変換
回路１５および１６に伝達され停止信号として処理され
る。その結果、処理装置［はコンソール４に設定された
前記特定アドレス迄実行を進めた状態で停止する０次に
′：１７ソール４のジャンプ先アドレス電鍵４５（複数
）を特定のジャンプ先アドレスに設定した後、ジャンプ
電鍵４６（跳返シミ鍵）を瞬時動作させると、信号線ｐ
ｔｆｉ！に由して論理値１が処理装置ｌＯ変換回路！５
に伝達される。変換回路１５＃ｉ信号！！ｐから受領し
た論理値１をジャンプ信号と判定し、ジャンプ機能指定
信号に変換してシーケンサ部１３に伝達する。その結果
シーケンサ部１３は信号線ｑを経由してジャンプ先アド
レス電鍵４５にょシ設定されるジャンプ先アドレスを制
御メモリ１２に伝達する。制御メモリ１２はジャンプ先
アドレスに格納されているマイク冒命令をｉイクロ命令
レジスタ１４に抽出する。該マイクロ命令は変換回路１
６を経由して演算部１１に伝達され実行される。以上に
よυ処理装置１はコンソール４に設定されたジャンプ先
アドレスに実行を移行する。
次にコンソール４のデータ電鍵４７（複数）によシ任意
データを設定した後、データ入力電鍵４８（跳返ルミ鍵
）を瞬時動作させると、信号線ｒを経由して論理値１が
処理装置１のデータバッファレジスタ１７に伝達される
０該論理値１を受領したデータバッファレジスタ１７は
、信号線ｔを経由してデータ電ｌ１４７によシ設定され
るデータを蓄積する。更にコンソール４にはデータ表底
４９（複数）が設けられ、信号線Ｕを経由してデータバ
ッファレジスタ１７に接続されている。従りてデータバ
ッファレジスタ１７に蓄積されるデータはデータ表示灯
４９によシ判読することが出来る０なお処理装置１の演
算部１１Ｌルジスタ部１１′並びにデータバッファレジ
スタ１７およびパスアドレスレジスタ１８を介して記憶
装置２および入出力制御装置３に対するデータ転送機能
を具備しているので、骸データ転送機能を併用するとと
によシ、コンソール４に設定された任意のデータを所望
のレジスタまたは装置に蓄積することが出来、また用望
のレジスタまたは装置に蓄積されているデータをコンソ
ールで判読することが出来る。
データを設定した後、データ入力電鍵４８（跳返ルミ鍵
）を瞬時動作させると、信号線ｒを経由して論理値１が
処理装置１のデータバッファレジスタ１７に伝達される
０該論理値１を受領したデータバッファレジスタ１７は
、信号線ｔを経由してデータ電ｌ１４７によシ設定され
るデータを蓄積する。更にコンソール４にはデータ表底
４９（複数）が設けられ、信号線Ｕを経由してデータバ
ッファレジスタ１７に接続されている。従りてデータバ
ッファレジスタ１７に蓄積されるデータはデータ表示灯
４９によシ判読することが出来る０なお処理装置１の演
算部１１Ｌルジスタ部１１′並びにデータバッファレジ
スタ１７およびパスアドレスレジスタ１８を介して記憶
装置２および入出力制御装置３に対するデータ転送機能
を具備しているので、骸データ転送機能を併用するとと
によシ、コンソール４に設定された任意のデータを所望
のレジスタまたは装置に蓄積することが出来、また用望
のレジスタまたは装置に蓄積されているデータをコンソ
ールで判読することが出来る。
以上の説明から明らかな如く、本実施例によれば処理装
置１のマイクロプログラムによる動作過程は、コンソー
ル４によ多自由に制御することが出来、また動作状態も
随時観察することが出来るので、マイクロプログラムの
正常性が詳細に確認することが出来る◎ なお、第２図はあく迄本ＩＡｕｏ−実施例に過ぎず、例
えばコンソール４の構成および処理装置ｌの構成は図示
されるものに限定されること紘無く、他に幾多の変形が
考慮されるが、何れの場合にも本発明の効果は変らない
。
置１のマイクロプログラムによる動作過程は、コンソー
ル４によ多自由に制御することが出来、また動作状態も
随時観察することが出来るので、マイクロプログラムの
正常性が詳細に確認することが出来る◎ なお、第２図はあく迄本ＩＡｕｏ−実施例に過ぎず、例
えばコンソール４の構成および処理装置ｌの構成は図示
されるものに限定されること紘無く、他に幾多の変形が
考慮されるが、何れの場合にも本発明の効果は変らない
。
（６）発明の効果
以上、本発明によれば前記処理装置において、１イクロ
プログ２五による動作過程を自由に制御可能な、また該
動作過程を随時観察可能なコンソールが実現され、１イ
クロプログラムの正常性が詳＃Ｉ Ｋｗｉ Ｍすること
が出来、複雑且つ大規模なマイクロプログラムの開発並
びに検証作業が促進される。
プログ２五による動作過程を自由に制御可能な、また該
動作過程を随時観察可能なコンソールが実現され、１イ
クロプログラムの正常性が詳＃Ｉ Ｋｗｉ Ｍすること
が出来、複雑且つ大規模なマイクロプログラムの開発並
びに検証作業が促進される。
第１１５！！ｌは従来ある処理装置のコンソールの一例
を示す図、第２図は本発明の一実施例による処理装置の
コンソールを示す図である。 図において、［は処理装置、２社記憶装置、３は入出力
制御装置、４はコンソール、５はアドレスバス、６はデ
ータバス、１１は演算部、１１′はレジスタ部、１２は
制御メモリ、１３はシーケンサ部、１４はマイク四命令
レジスタ、１５および１６は変換回路、１７＃′ｉデー
タバツフアレジスタ、１８はバスアドレスレジスタ、４
１は起動停止電鍵、４２は歩進電鍵、４３は一致停止電
鍵、４４は一致アドレス電鍵、４５はジャンプ先アドレ
ス電鍵、４６はジャンプ電鍵、４７はデータ電鍵、４８
はデータ入力電鍵、４９はデータ表示灯、４１０゜４１
１および４１５はゲート、４１２．４１Ｂおよび４１６
はフリップ７０ツブ、４１４は照合回路、１乃至り、に
乃至ｎｓ Ｐ％ Ｑ％ ７１ ｔおよびＵは信号線、を
示す。
を示す図、第２図は本発明の一実施例による処理装置の
コンソールを示す図である。 図において、［は処理装置、２社記憶装置、３は入出力
制御装置、４はコンソール、５はアドレスバス、６はデ
ータバス、１１は演算部、１１′はレジスタ部、１２は
制御メモリ、１３はシーケンサ部、１４はマイク四命令
レジスタ、１５および１６は変換回路、１７＃′ｉデー
タバツフアレジスタ、１８はバスアドレスレジスタ、４
１は起動停止電鍵、４２は歩進電鍵、４３は一致停止電
鍵、４４は一致アドレス電鍵、４５はジャンプ先アドレ
ス電鍵、４６はジャンプ電鍵、４７はデータ電鍵、４８
はデータ入力電鍵、４９はデータ表示灯、４１０゜４１
１および４１５はゲート、４１２．４１Ｂおよび４１６
はフリップ７０ツブ、４１４は照合回路、１乃至り、に
乃至ｎｓ Ｐ％ Ｑ％ ７１ ｔおよびＵは信号線、を
示す。
Claims (5)
- （１）検数のレジλりを有するレジスタ部と、！イクロ
プログラ、ムを記憶する制御メモリと、該制御メモリか
ら抽出される前記マイクロプログラムを構成するマイク
ロ命令のアドレスを出力し、且つ該出力するアドレスを
連続歩進させる歩道機能・同一アドレスを繰返し出力す
る繰返し機能・外部から入力されるジャンプ先アドレス
を出力するジャンプ機能を具備するシーケンサ部と、前
記制御メモリから抽出されるマイク日命令に基づき演算
およびデータの転送を行う演算部と、前記シーケンサ部
が前記繰返し機能を実行時に前記制御メモリから抽出さ
れるマイクロ命令が前記演算部に繰返し伝達されるのを
阻止する阻止手段とを具備する処理装置に併設されるコ
ンソールにおいス、前記歩進機能を起動させる起動信号
と、前記繰返し機能を起動させ且つ前記阻止手段を有効
ならしめる停止信号とを伝達する手段を設けることを特
徴とする処理装置のコンソール。 - （２）前記起動信号と停止信号とを伝達する手段が、前
記起動信号を伝達後所定時間後に前記停止信号を伝達す
ることを特徴とする特許請求の範囲第１項記載の処理装
置のコンソール０ - （３）前記起動信号と停止信播とを伝達する手段が、前
記シーケンサ部が出力するアドレスが予め設定されたア
ドレスと一致したことを検討することによシ前記停止信
号を伝達することを特徴とする特許請求の範囲第１項記
載の処理装置のコンソール。 - （４）蓼数のレジスタを有するレジスタ部と、マイクロ
プログラムを記憶する制御メモリと、該制御メモリから
抽出される前！Ｉｊ″マイクロプログラムを構成するマ
イクロ命令のアドレスを出力し、且つ該出力するアドレ
スを連続歩進させる歩進機能・同一アドレスを繰返し出
力する繰返し機能ｅ外部から入力されるジャンプ先アド
レスを出力するジャンプ機能を具備するシーケンサ部と
、前記制御メモリから抽出されるマイクロ命令に基づき
演算およびデータの転送を行う演算部と、前記シーケン
サ部が前記繰返し機能を実行時に前記制御メそりから抽
出されるマイクロ命令が前記演算部に繰返し伝達される
のを阻止する阻止手段とを具備する処理装！に併設され
るコンソールにおいて、前記ジャンプ機能を起動するジ
ャンプ信号を前記ジャンプ先アドレスと共に伝達する手
段を設けることを特徴とする処理装置のコンソール。 - （５）複数のレジスタを有するレジスタ部と、マイクロ
プログラムを記憶する制御メモリと、皺制御メモリから
抽出される前記マイクロプログ２人を構成するマイクロ
命令のアドレスを出力し、且つ該出力するアドレスを連
続歩進させる歩道機能・同一アドレスを繰返し出力する
繰返し機能・外部から入力されるジャンプ先アドレスを
出力するジャンプ機能を具備するシーケンサ部と、前記
制御メモリから抽出されるマイクロ命令に基づき演算お
よびデータの転送を行う演算部と、前記シーケンサ部が
、前記繰返し機能を実行時に前記制御メモリから抽出さ
れるマイクロ命令が前記演算部に繰返し伝達されるのを
阻止する阻止手段とを具備する処理装置に併設される；
ンソールにおいて、前記レジスタ部内の所定のレジスタ
にデータを入力し、を九該レジスタに蓄積され九デーＩ
を抽出する手段を設けることを特徴とする処理装置の；
ンソール０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208922A JPS58109934A (ja) | 1981-12-23 | 1981-12-23 | 処理装置のコンソ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208922A JPS58109934A (ja) | 1981-12-23 | 1981-12-23 | 処理装置のコンソ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58109934A true JPS58109934A (ja) | 1983-06-30 |
| JPS6336011B2 JPS6336011B2 (ja) | 1988-07-18 |
Family
ID=16564342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56208922A Granted JPS58109934A (ja) | 1981-12-23 | 1981-12-23 | 処理装置のコンソ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58109934A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188626A (ja) * | 1985-02-18 | 1986-08-22 | Fujitsu Ltd | マイクロプロセツサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5074949A (ja) * | 1973-11-02 | 1975-06-19 | ||
| JPS5453843A (en) * | 1977-10-05 | 1979-04-27 | Nec Corp | Microprogram control-system data processing unit |
-
1981
- 1981-12-23 JP JP56208922A patent/JPS58109934A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5074949A (ja) * | 1973-11-02 | 1975-06-19 | ||
| JPS5453843A (en) * | 1977-10-05 | 1979-04-27 | Nec Corp | Microprogram control-system data processing unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188626A (ja) * | 1985-02-18 | 1986-08-22 | Fujitsu Ltd | マイクロプロセツサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6336011B2 (ja) | 1988-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61241841A (ja) | エミユレ−タ | |
| JPH0727538B2 (ja) | ハードウェア・アクセラレータを用いた論理シミユレーション方法および装置 | |
| JPS621028A (ja) | マイクロ制御装置 | |
| CA1167169A (en) | Microprocessor control apparatus | |
| US4155118A (en) | Organization for an integrated circuit calculator/controller | |
| EP0295646A2 (en) | Arithmetic operation processing apparatus of the parallel processing type and compiler which is used in this apparatus | |
| Kent et al. | Speeding up genetic programming: A parallel BSP implementation | |
| US4472771A (en) | Device wherein a central sub-system of a data processing system is divided into several independent sub-units | |
| CN117608861A (zh) | 一种中央处理器cpu装置 | |
| JPS58109934A (ja) | 処理装置のコンソ−ル | |
| US4101967A (en) | Single bit logic microprocessor | |
| CN110161835A (zh) | 用于计算安全关键的系统中的数据模型的方法和装置 | |
| JPS5833965B2 (ja) | コンピュ−タ診断方法およびその装置 | |
| CN110059354A (zh) | 一种基于fpga的电力系统实时机电暂态仿真方法 | |
| JP2822777B2 (ja) | マイクロコンピュータ | |
| US4176781A (en) | Apparatus for monitoring and checking processor operation sequences | |
| KR100279511B1 (ko) | 피엘시명령어 고속처리 시스템 | |
| SU622083A1 (ru) | Устройство дл формировани команд | |
| JPS61160144A (ja) | エミユレ−シヨン方式 | |
| Taylor et al. | Flexible operating environment for matrix based neurocomputers | |
| JPS59153245A (ja) | デバツグ装置 | |
| JPS60178524A (ja) | １チツプマイクロコンピユ−タ | |
| JPS621060A (ja) | デジタル処理装置の入出力制御方法および装置 | |
| Li et al. | A protocol extraction strategy for control point insertion in design for test of transition signaling circuits | |
| JPS6091454A (ja) | 集積回路 |