CN110059354A - 一种基于fpga的电力系统实时机电暂态仿真方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的电力系统实时机电暂态仿真方法，该仿真方法包括软函数体以及明暗双通道数据交互形式。这不仅减少了实时机电暂态仿真解算器对指令存储空间的需求，还缓解微处理核和软函数体之间数据交互的压力。本发明通过由微处理核和软函数体构成的基于FPGA的实时数字解算器，为电力系统实时机电暂态仿真提供一种新的解决方案，具有节省存储空间的特点，解决了机电暂态仿真指令流所需存储空间较大的难题。

Description

一种基于FPGA的电力系统实时机电暂态仿真方法

技术领域

本发明涉及电力系统数字仿真技术领域，尤其涉及一种基于FPGA的电力系统实时机电暂态仿真方法。

背景技术

电力系统实时仿真指的是仿真过程与实际系统的运行过程在时间上保持一致的一种仿真形式。电力系统实时仿真可以用于硬件在环试验，对电力系统自动控制和保护系统的设计、试验和检测，以及电力系统专业的教学培训有着重要作用。实时仿真可分为实时电磁暂态仿真和实时机电暂态仿真。实时电磁暂态仿真步长在微秒级，用于测试开关频率较高或者基于电压电流瞬时值设计的设备。实时机电暂态仿真的仿真步长一般为10毫秒，用于测试潮流控制器、能量管理系统等设备，也可以应用于调度员培训系统(DTS)。

目前，常用的实时机电暂态仿真平台有PC机群和GPU+CPU协同实时仿真平台。PC机群由多个PC机和商用高速网络组成，以CPU作为计算核心。PC机群的优点是性价比高、易升级和易扩展，在实时机电暂态仿真领域取得了广泛应用。GPU可以完成细粒度的并行计算，但无法独立完成仿真计算过程中的过程控制与数据调度，需要与CPU协同工作。然而，GPU与CPU之间的数据传输制约了其实时仿真的能力。

现场可编程逻辑门阵列(FPGA)具有完全可配置的并行硬件结构、分布式内存结构及深度流水线结构，可实现高度并行的数值计算，且具有成本低，体积小等优点，已在电力系统实时仿真中得到应用。然而，目前对于包括基于FPGA实时仿真平台的研究对象主要是电磁暂态仿真，很少涉及实时机电暂态仿真。

基于FPGA的实时仿真解算器的整体结构参见图1。基于FPGA的实时仿真解算器采用流水线技术将运算式和函数封装在工作频率为200MHz的运算组件中，利用状态字和影响字完成仿真参数的修改，将运算组件的流水作业用类似汇编语言的指令流来描述，并提供了由类似高级语言的作业脚本到指令流的编译软件，使得用户不涉及FPGA编程。基于FPGA的实时仿真解算器的核心是微处理核。各微处理核之间通过“手拉手+数据管道”的方式进行数据交互；微处理核通过乒乓操作与外部设备完成数据交互，其节奏由步长控制器掌握。基于FPGA的实时仿真解算器具有SFP/SFP+接口和PCI-e接口，SFP/SFP+接口通过信号转换装置与实际设备连接，PCIe接口与工业控制机相连接。

基于FPGA的实时仿真解算器微中处理核结构参见图2。微处理核由运算组件、数据存储单元、控制单元、指令存储单元和多路开关组成。运算组件用于执行算术运算式、逻辑运算式和比较运算式。数据存储单元用于存储各种数据，其中与外界进行数据交互的数据存储区设置成二套。这二套数据存储区实行乒乓操作机制，外界设备对仿真参数的修改或者仿真参数向外界设备输出在每个步长的起始时刻瞬间完成。控制单元根据指令告诉运算组件执行什么运算，并通过控制数据多路开关的状态保证运算组件的输入输出数据与数据存储单元有正确的相连。指令整理单元从指令存贮器中取得数据，将其整理成控制单元所需要的数据结构，保证运算组件有条不紊工作。

基于FPGA的实时仿真解算器中运算组件结构示意图3。运算组件中包含一个7运算器3级算术运算电路，根据选择字的状态完成指定的加减乘除混合运算。在运算组件中还构造了逻辑运算电路、比较运算电路、以及用于数据存储器之间数据迁移的数据传输通道。另外，针对一些无法直接用算术运算电路表示的运算过程，在运算组件中构造了函数电路，包括三角函数、指数函数和对数函数等。这些电路都是根据特定的功能需求采用流水线技术构筑而成的。

逻辑运算电路、比较运算电路和函数电路的使用频度不高，比较运算电路、函数电路和数据传输通道的部分输入端直接连接算术运算电路的输入；逻辑运算电路和比较运算电路，以及算术运算电路、数据传输电路和函数电路的部分输出端通过选择器共享运算组件的输出口。这样，运算组件的计算功能略有削弱，但是可以减少运算组件的输入输出口数量，使得连接数据存储单元的多路开关所占用的硬件资源大幅降低。

基于FPGA的实时仿真解算器的运算任务是通过指令流来描述的。指令给出了流水作业中选择器状态、端口状态，以及工作端口所要连接的数据地址。每条指令长度为512位，分成控制部分和数据地址部分。控制部分长度为128位，包含选择字和端口字。选择字告诉运算组件中选择器选取哪个输入作为输出。端口字告诉运算组件的端口是否接受数据地址。指令中数据地址部分长度为384位，可以填入24个16位的地址。这些地址是按照需要接收数据地址的端口的顺序排列，不足24个时用FFFF补缺。

某些仿真参数的取值是确定性的多种，将这些参数称为多值参数。例如，两个节点之间用一个开关连接，若这个开关采用二值电阻模型，则这两个节点之间的互导纳有两种可能的取值。这个互导纳就是一个多值参数。将多值参数可能的取值事先保存在数据存储单元中。指令给出多值参数的引导字地址，通过专用的寻址电路找到多值参数的当前地址。由于很多参数具有相同的参数值，采用寻址电路可以节省数据存储空间。

对多值参数、历史量、循环量、输出量等的地址范围进行规定，寻址电路能够根据地址范围判断是否为多值参数的引导字地址。若不是多值参数则直接由该地址取数，否则将它变成当前地址后取数。

为保证仿真过程的流水作业可以持续，在每个时钟周期必须有明确的指令来指挥微处理核工作。由于运算组件的频率为200MHz，当仿真步长为50微秒时需要10000条指令，这些指令可以存储FPGA中；当仿真步长为10毫秒时需要2000000条指令，这些指令无法存储在FPGA中，这是FRTDS实现实时机电暂态仿真的主要难点。

在基于FPGA实时仿真平台中构造多个结构相同的微处理核，能实现粗细粒度结合的实时电磁暂态仿真。然而，机电暂态仿真步长较长，FPGA芯片的存储资源无法存储大量的指令数据。

发明内容

本发明的目的是为了克服现有技术中的不足，提供一种能保证电力系统机电暂态仿真实时性的基于FPGA的电力系统实时仿真方法，其充分利用FPGA在针对特定应用特征定制专门方案的优势，构造了一种由少量微处理核和较多软函数体实时数字解算器；软函数体的运算过程用存储在FPGA中的指令描述，完成机电暂态仿真中遇到的设备和子网络的计算。通过微处理核调用软函数体的方法实现了指令流的重用，减少了实时机电暂态仿真解算器对指令存储空间的需求。

本发明的目的是通过以下技术方案实现的：

一种基于FPGA的电力系统实时机电暂态仿真方法，包括以下步骤：

(1)设置由微处理核和软函数体构成的基于FPGA的实时数字解算器；其中，指令存于FPGA的软函数体用于过程计算；软函数体的硬件结构由运算组件、数据存储单元、控制单元、指令存储单元和多路开关组成；

(2)通过微处理核调用软函数体方法实现指令流的重用，减少机电暂态仿真对指令存储空间的需求；

(3)采用数据集传送器的方式缓解微处理核和软函数体之间数据交互压力。

进一步的，在软函数体中，将设备和子网络的运算过程打包为一组指令流，通过指令流实现计算功能；在软函数体中存储有指令流，用以分时完成相应的函数功能；

软函数体的数据存储单元分为公有存储区、私有存储区；公有存储区存放使用对象公用的数据以及软函数体运算过程中出现的中间变量；私有存储区存放使用对象私有的数据，私有数据按照使用对象的顺序混合存放；软函数体指令的数据部分给出偏移地址，基地址由微处理核在调用软函数体时给出，软函数体通过基地址和偏移地址寻找到软函数体中数据存储单元的实际地址；有两套私有存储区，轮流用于软函数体和数据集传送器。

软函数体的指令分为控制部分和数据地址部分，采用256位的指令长度，其中指令的控制部分长度为64位，数据地址部分长度为192位，可表示16个12地址。

软函数体和微处理核之间的数据交互可通过明通道和暗通道来完成；

其中：明通道为软函数体和微处理核之间的FIFO；每个软函数体有一个控制FIFO，一个数据输入FIFO和一个数据输出FIFO；控制FIFO、数据输入FIFO由微处理核负责写，软函数体负责读；数据输出FIFO由软函数体负责写，微处理核负责读控制FIFO中的信息包含函数入口地址、使用对象索引和私有存储区套号；当软函数体收接控制FIFO信息后，开始执行函数入口地址规定的指令流，直到遇到终止指令为止；同时，遇到私有数据时将使用对象索引作为寻址的基地址；

暗通道为数据集传送器；在数据集传送器中，只有控制FIFO，没有数据输入FIFO、数据输出FIFO及指令流；控制FIFO中的信息包含微处理核中传输数据的源地址、软函数体中传输数据的目标地址、传输数据长度、私有存储区套号；当软函数体接收控制FIFO信息后，将微处理核的源地址中的数据传送到软函数体的目标地址中去，直到把规定长度的数据全部传送完毕。

与现有技术相比，本发明的技术方案所带来的有益效果是：

本发明在FPGA开发板中构造了一种包含指令存储在SDRAM的微处理核和软函数体的实时数字解算器。微处理核的指令存储于SDRAM中可扩大指令存储的空间。软函数体的运算过程用存储在FPGA芯片自带的存储资源中的指令描述，完成机电暂态仿真中遇到的设备和子网络的计算。通过微处理核调用软函数体的方法实现了指令流的重用，减少了描述函数计算过程所需的指令数目，解决了基于FPGA的电力系统实时机电暂态仿真中指令存储空间不足的问题，实现了基于FPGA的实时机电暂态仿真。可以用于硬件在环试验的电力系统实时机电仿真，对电力系统自动控制和保护系统的设计、试验和检测，以及电力系统专业的教学培训有着重要作用。

附图说明

图1是基于FPGA的实时数字解算器的整体结构示意图。

图2是基于FPGA的实时数字解算器的微处理核结构示意图。

图3是基于FPGA的实时数字解算器的运算组件结构示意图。

图4是用于实时机电暂态仿真的基于FPGA的实时数字解算器硬件结构示意图。

图5是实时机电暂态仿真过程中设备之间的输入输出关系示意图。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

一种基于FPGA的电力系统实时机电暂态仿真方法，包括以下步骤：

(1)设计由少量微处理核和较多软函数体构成的基于FPGA的实时数字解算器，其中，指令存于SDRAM的微处理核用于过程控制和数据调度，指令存于FPGA的软函数体用于过程计算；

(2)通过微处理核调用软函数体方法实现指令流的重用，减少了机电暂态仿真对指令存储空间的需求；

(3)采用数据集传送器的方式缓解微处理核和软函数体之间数据交互压力。

具体的，Xilinx公司提供的MIG核(memory interface generator)可用作运算组件和SDRAM的数据交互接口，其中的FIFO可以使SDRAM和运算组件工作在不同的时钟频率下；SDRAM在时钟上升沿和下降沿均可有效读写，而运算组件仅在时钟上升沿可以完成有效操作；当SDRAM主时钟频率设置为运算组件的4倍时，SDRAM的实际频率为运算组件的8倍；

一块独立的SDRAM可以读出8个64位的数据，能够表达1条512位的指令。这样，在Virtex-7FPGA VC709开发板上能够开设两个微处理核。运算组件中原有的函数电路按照流水线机制进行运算，如果用函数电路实现机电暂态仿真中遇到的设备和子网络运算，硬件资源的需求量会大幅度增加。

在软函数体中，将设备和子网络的运算过程打包为一组指令流，通过指令流实现复杂的计算功能；软函数体完成函数运算是等待式的，一套指令流执行完成后才可以重新执行或者执行另一套指令流；但是，微处理核在调用软函数体的结果出来之前可以执行其他的任务。也就是说，软函数体的指令流与微处理核的指令流并行运行，并不破坏微处理核指令系统的流水线机制；在软函数体中可以存储多套指令流，分时完成不同的函数功能，使得软函数体具有很强的通用性；

具体的，软函数体的硬件结构由运算组件、数据存储单元、控制单元、指令存储单元和多路开关组成；由于软函数体的运算组件结构相对简单，占用的硬件资源较少，可以开设很多个软函数体；软函数体的指令流长度取决于运算任务，并不需要大量的存储资源，可以将它存储在FPGA中；软函数体的指令由控制部分和数据地址组成，由于软函数体的端口和选择器的数量比少，采用256位的指令长度，其中指令的控制部分长度为64位，数据地址部分长度为192位，可表示16个12地址；软函数体的数据存储单元分为公有存储区、私有存储区；

公有存储区存放使用对象公用的数据以及软函数体运算过程中出现的中间变量；私有存储区存放使用对象私有的数据，私有数据按照使用对象的顺序混合存放；软函数体指令的数据部分给出偏移地址，基地址由微处理核在调用软函数体时给出，软函数体通过基地址和偏移地址寻找到软函数体中数据存储单元的实际地址；私有存储区有两套，按照乒乓操作机制轮流用于软函数体和数据集传送器。

软函数体和微处理核之间的数据交互可以通过明通道和暗通道来完成；数据交互的明通道为软函数体和微处理核之间的FIFO；每个软函数体有一个控制FIFO，一个数据输入FIFO和一个数据输出FIFO；控制FIFO、数据输入FIFO由微处理核负责写，软函数体负责读。数据输出FIFO由软函数体负责写，微处理核负责读。这些FIFO的宽度都是64位；控制FIFO中的信息包含函数入口地址、使用对象索引和私有存储区套号；当软函数体收接控制FIFO信息后，开始执行函数入口地址规定的指令流，直到遇到终止指令为止。同时，遇到私有数据时将使用对象索引作为寻址的基地址；微处理核可以为下一个使用对象甚至再下一个使用对象往数据输入FIFO写入准备数据，这使得微处理核任务安排非常灵活；

数据交互的暗通道为数据集传送器。在数据集传送器中，只有控制FIFO，没有数据输入FIFO和数据输出FIFO，也没有指令流；控制FIFO中的信息包含微处理核中传输数据的源地址、软函数体中传输数据的目标地址、传输数据长度、私有存储区套号；当软函数体接收控制FIFO信息后，将微处理核的源地址中的数据传送到软函数体的目标地址中去，直到把规定长度的数据全部传送完毕。为了保证数据集传送器的工作不影响微处理核，将微处理核的多值参数及其它的引导字、内部影响字、外部影响字、寻址电路做个影子，数据集分配器仅对微处理核的影子进行操作。同时，为保证数据集分配器的工作不影响软函数体，数据集分配器仅对控制FIFO中规定的私有存储区套号进行操作。用于实时机电暂态仿真的基于FPGA的实时数字解算器硬件结构设计参见图4。

具体的，实时机电暂态仿真中包含发电机、负荷等电气设备，以及电力系统稳定器(PSS)、励磁系统、原动机调速系统等控制设备。各种设备之间，以及与网络之间的输入输出关系参见图5。

在图5中，ω为发电机转子角速度，P_e为发电机电磁功率，T_m为原动机提供的机械转矩，U_PSS为PSS输出，U_f为励磁电压，I_f为励磁电流，I_G和U_G分别为发电机等效电流源和机端电压，Y_plus为发电机对网络的附加导纳，I_L和U_L分别为负荷的等效电流源和所连节点电压。

采用交替求解实行机电暂态仿真的流程如下：

(1)更新外界实际设备的输入量，用上一时间步长的计算结果作为预测量。

(2)根据预测量中的ω、I_f、P_e、I_G和U_G确定PSS、励磁系统和原动机调速系统的工作状态。

(3)将控制设备的U_f和T_m，以及预测量中I_G、U_G、I_L和U_L，确定发电机和负荷的工作状态。

(4)计算发电机和负荷给网络的注入电流I_G、I_L，修正网络方程系数矩阵。

(5)求解网络方程，得到各个节点电压。

(6)求解支路电流等其他参数。

(7)如果达到最大迭代次数，则结束本步长计算，否则将本次迭代的计算结果作为新的预测量，转到步骤(2)。

在机电暂态仿真中，设备的计算过程被多次使用，求解网络的某些计算过程也反复出现，最大的计算过程重复是迭代运算。在原有的基于FPGA实时数字解算器中，由于一个计算任务的功能很有限，每次描述这些过程都会占用很长的指令存贮空间。在本发明设计的用于实时机电暂态仿真的基于FPGA实时数字解算器中，可以将设备和子网络运算过程看作函数，有效减轻了指令存贮压力。

下面以发电机和子网络为例，说明软函数体的指令流设计步骤。

其中，发电机指令流设计步骤如下：

发电机的数学模型采用一个六阶微分方程组来表示：

方程组中前四个方程为描述发电机暂态和次暂态电势变化的微分方程，后两个方程是发电机的转子运动方程。其中E′_q、E′_d、E″_q、E″_d分别为发电机q轴和d轴的暂态和次暂态电势，I_d、I_q为d轴和q轴电流，E_fq为励磁电压，δ为发电机功角，ω为转子角速度，D为阻尼系数，k_d、k_q、T′_d0、T′_q0、T″_d0、T″_q0、X′_d、X′_q、X″_d、X″_q为常数。T_m为输入发电机的机械转矩，T_e为发电机输出的电磁转矩，电磁转矩可通过次暂态电势和发电机电流求出。

发电机的定子回路电压平衡方程为：

其中，U_d、U_q为发电机端口d轴和q轴电压，R_a为发电机定子漏抗，r_a为发电机转子漏抗。X″_dm和X″_qm为常数，与电机暂态电抗和次暂态电抗有关。F_d、F_q可通过数值积分方法求解方程组(1)中前四个微分方程得到。将发电机电压、电流的d、q轴分量转换成同步旋转坐标参考轴下的x、y分量，经过坐标变换得：

对式(3)求解电流源，可得：

其中：

将式(4)中与发电机节点电压有关的部分进行移项合并，相当于把G_xx、B_xy、B_yx、G_yy作为附加导纳合并到网络导纳矩阵有关发电机节点的自导纳元素当中，发电机向其连接节点的注入电流源变为：

发电机求解过程中的常数量和部分循环量不受其他运算过程影响。将这些数据作为发电机运算过程的私有数据，按照一定顺序存放在数据存储单元的部分私有存储区中。

对于发电机指令流，需要微处理核提供的参数有发电机端口电压、励磁电压和机械转矩，需要提供给微处理核的参数有电磁功率、转子角速度、功角、励磁电流、附加导纳和注入网络的电流源。由于输入输出数据量较小，可以直接采用数据FIFO传输输入输出数据。

其他设备同样具有包含大量私有数据和输入输出数据量较小的特点，用类似发电机指令流的方法进行处理。

其中，子网络指令流设计步骤如下：

机电暂态仿真网络方程的形式为：

A U＝I (7)

其中A为网络方程系数矩阵，U为节点电压列向量，I为节点注入电流源列向量。在网络方程中选取与子网络有关的部分，将与子网络外部连接的边界点有关的行放在最后，可以形成式(8)形式的子网络的网络方程：

K表示子网络内不与外部连接的非边界点，T表示子网络的边界点。对式(8)进行消去运算，消去到边界点时网络方程的形式为：

其中为消去非边界点后，非边界点部分的矩阵，为一个上三角矩阵；为消去后非边界点的注入电流源。将此时未消去的边界点子矩阵和边界点电流源列相量为传送至主网络或上一层子网络。当求解出子网络所有边界点的电压之后带回式(9)，即可通过回代运算求得子网络非边界点的电压。

将子网络的网络方程消去和回代过程在软函数体中执行。子网络消去过程的需要使用网络方程系数矩阵的元素和节点注入电流源。网络方程系数矩阵元素受系统运行方式的影响可能有多种取值，是典型的多值参数，而节点注入电流源由各种设备求出。因此，这些数据都需要从微处理核传送至软函数体。子网络的网络方程系数矩阵元素数据量较大，通过数据集传送器将这些数据输入至软函数体。节点注入电流源数据量相对较小，由输入数据FIFO送至软函数体。执行完消去函数后，将边界点的网络方程系数阵和注入电流源通过输出数据FIFO输出至微处理核，用于求解主网络或更高一层的子网络。同时软函数体将用于回代过程的子网络方程存储在私有存储区中，方便后续的节点电压计算。在求得边界点电压后，微处理核通过数据输入FIFO将边界点电压送至软函数体，软函数体回代过程后，将子网络非边界点的电压送至微处理核。

拓扑结构相同的子网络具有相同的消去和回代过程的表达式，在分网时给出尽量多的拓扑结构相同的子网络，进一步提高子网络指令流的重用程度。

本发明并不限于上文描述的实施方式。以上对具体实施方式的描述旨在描述和说明本发明的技术方案，上述的具体实施方式仅仅是示意性的，并不是限制性的。在不脱离本发明宗旨和权利要求所保护的范围情况下，本领域的普通技术人员在本发明的启示下还可做出很多形式的具体变换，这些均属于本发明的保护范围之内。

Claims (4)

1.一种基于FPGA的电力系统实时机电暂态仿真方法，其特征在于，包括以下步骤：

(1)设置由微处理核和软函数体构成的基于FPGA的实时数字解算器；其中，指令存于FPGA的软函数体用于过程计算；软函数体的硬件结构由运算组件、数据存储单元、控制单元、指令存储单元和多路开关组成；

(2)通过微处理核调用软函数体方法实现指令流的重用，减少机电暂态仿真对指令存储空间的需求；

(3)采用数据集传送器的方式缓解微处理核和软函数体之间数据交互压力。

2.根据权利要求1所述的一种基于FPGA的电力系统实时机电暂态仿真方法，其特征在于，在软函数体中，将设备和子网络的运算过程打包为一组指令流，通过指令流实现计算功能；在软函数体中存储有指令流，用以分时完成相应的函数功能；

软函数体的数据存储单元分为公有存储区、私有存储区；公有存储区存放使用对象公用的数据以及软函数体运算过程中出现的中间变量；私有存储区存放使用对象私有的数据，私有数据按照使用对象的顺序混合存放；软函数体指令的数据部分给出偏移地址，基地址由微处理核在调用软函数体时给出，软函数体通过基地址和偏移地址寻找到软函数体中数据存储单元的实际地址；有两套私有存储区，轮流用于软函数体和数据集传送器。

3.根据权利要求1或2所述的一种基于FPGA的电力系统实时机电暂态仿真方法，其特征在于，软函数体的指令分为控制部分和数据地址部分，采用256位的指令长度，其中指令的控制部分长度为64位，数据地址部分长度为192位，可表示16个12地址。

4.根据权利要求1或2所述的一种基于FPGA的电力系统实时机电暂态仿真方法，其特征在于，软函数体和微处理核之间的数据交互可通过明通道和暗通道来完成；

其中：明通道为软函数体和微处理核之间的FIFO；每个软函数体有一个控制FIFO，一个数据输入FIFO和一个数据输出FIFO；控制FIFO、数据输入FIFO由微处理核负责写，软函数体负责读；数据输出FIFO由软函数体负责写，微处理核负责读控制FIFO中的信息包含函数入口地址、使用对象索引和私有存储区套号；当软函数体收接控制FIFO信息后，开始执行函数入口地址规定的指令流，直到遇到终止指令为止；同时，遇到私有数据时将使用对象索引作为寻址的基地址；

暗通道为数据集传送器；在数据集传送器中，只有控制FIFO，没有数据输入FIFO、数据输出FIFO及指令流；控制FIFO中的信息包含微处理核中传输数据的源地址、软函数体中传输数据的目标地址、传输数据长度、私有存储区套号；当软函数体接收控制FIFO信息后，将微处理核的源地址中的数据传送到软函数体的目标地址中去，直到把规定长度的数据全部传送完毕。