JPH0343842A - トレーサメモリ - Google Patents
トレーサメモリInfo
- Publication number
- JPH0343842A JPH0343842A JP1179312A JP17931289A JPH0343842A JP H0343842 A JPH0343842 A JP H0343842A JP 1179312 A JP1179312 A JP 1179312A JP 17931289 A JP17931289 A JP 17931289A JP H0343842 A JPH0343842 A JP H0343842A
- Authority
- JP
- Japan
- Prior art keywords
- data
- value
- trace data
- system clock
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000700 radioactive tracer Substances 0.000 title claims abstract description 28
- 238000013500 data storage Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトレーサメモリ、特に、ＣＰＵの動作履歴を記
憶するトレーサメモリに関する。
憶するトレーサメモリに関する。
従来、ＣＰＵの動作履歴を記憶するトレーサメモリは、
通常のシステム動作中はシステム・りロックに同期して
アドレスカウンタをインクリメントすることにより、毎
クロックＣＰＵの動作履歴を記憶していた。
通常のシステム動作中はシステム・りロックに同期して
アドレスカウンタをインクリメントすることにより、毎
クロックＣＰＵの動作履歴を記憶していた。
上述した従来のトレーサメモリは、システムがストール
状態あるいは、マイクロ命令の実行抑止カ何クロ、り間
も続いた場合、トレーサメモリに記憶されるトレースデ
ータの内容が、同一の内容でしめられてしまい、解析に
必要なデータが得られないという欠点がある。
状態あるいは、マイクロ命令の実行抑止カ何クロ、り間
も続いた場合、トレーサメモリに記憶されるトレースデ
ータの内容が、同一の内容でしめられてしまい、解析に
必要なデータが得られないという欠点がある。
本発明のトレーサメモリは、電子計算機の操作盤からの
セット・リセットまたは、マイクロ命令によるセット・
リセットが可能であり、Ｏでシステム・クロックに同期
してデータのトレース条件ない、′１”でシステム・ク
ロックの１Ｔ前のトレースデータの値が、現在のトレー
スデータの値と一致しない場合のみデータのトレースを
行なうことを示す第１のフリップ・フロップと、第１の
フリップ・フロップの状態値が１であるときに、システ
ム・クロックの１Ｔ前のトレースデータの値が、現在の
トレースデータの値の一致した場合に有効信号を出力す
る比較回路と、トレースデータの値がシステム・クロッ
クの１Ｔ前と比較して変化した時のみデータのトレース
を行なうモードにおいて、前記比較回路の有効信号が出
力された時有効となる第２のフリップ・フロップと、ト
レースデータを格納するレジスタと、前記第２のフリッ
プ・フロップが有効でない時、システム・クロックに同
期しインクリメントされるアドレス・カウンタと、シス
テム・クロックの１Ｔ前のトレースデータの値と、現在
のトレースデータの値カ一致している時間をカウントす
るカウンタとを含んで構成される。
セット・リセットまたは、マイクロ命令によるセット・
リセットが可能であり、Ｏでシステム・クロックに同期
してデータのトレース条件ない、′１”でシステム・ク
ロックの１Ｔ前のトレースデータの値が、現在のトレー
スデータの値と一致しない場合のみデータのトレースを
行なうことを示す第１のフリップ・フロップと、第１の
フリップ・フロップの状態値が１であるときに、システ
ム・クロックの１Ｔ前のトレースデータの値が、現在の
トレースデータの値の一致した場合に有効信号を出力す
る比較回路と、トレースデータの値がシステム・クロッ
クの１Ｔ前と比較して変化した時のみデータのトレース
を行なうモードにおいて、前記比較回路の有効信号が出
力された時有効となる第２のフリップ・フロップと、ト
レースデータを格納するレジスタと、前記第２のフリッ
プ・フロップが有効でない時、システム・クロックに同
期しインクリメントされるアドレス・カウンタと、シス
テム・クロックの１Ｔ前のトレースデータの値と、現在
のトレースデータの値カ一致している時間をカウントす
るカウンタとを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のブロック図である。
ｌは第１のフリ、ブ・フロップ３に対するセット条件と
なるマイクロ命令のデコード信号、２は第１の７リツプ
・フロップ３に対するセット条件となる電子計算機の操
作盤による入力信号、３はマイクロ命令または、電子計
算機の操作盤からセット・リセットが可能である第１の
フリップ・フロップ、４は第１のフリップ・フＰツブ３
の状態値が“１”であり、比較回路９が有効である時、
有効となる第２のフリップ・フロップ、５はトレーサメ
モリに格納されるトレース・データ、６はトレーサメモ
リに格納するトレース・データを格納するレジスタ、７
はトレース・ブータラ格納するレジスタの出力、８は比
較回路９が有効となっている期間をカウントするカウン
タ、９はトレース・データ５とトレース・データを格納
するレジスタの出力が一致するとき有効となる比較回路
、１０はトレーサメモリ１２のアドレスカウンタ、１１
は比較回路９が有効となった時、状態値が“１″となる
トレース・データ一致信号、１２はトレーサメモリであ
る。
なるマイクロ命令のデコード信号、２は第１の７リツプ
・フロップ３に対するセット条件となる電子計算機の操
作盤による入力信号、３はマイクロ命令または、電子計
算機の操作盤からセット・リセットが可能である第１の
フリップ・フロップ、４は第１のフリップ・フＰツブ３
の状態値が“１”であり、比較回路９が有効である時、
有効となる第２のフリップ・フロップ、５はトレーサメ
モリに格納されるトレース・データ、６はトレーサメモ
リに格納するトレース・データを格納するレジスタ、７
はトレース・ブータラ格納するレジスタの出力、８は比
較回路９が有効となっている期間をカウントするカウン
タ、９はトレース・データ５とトレース・データを格納
するレジスタの出力が一致するとき有効となる比較回路
、１０はトレーサメモリ１２のアドレスカウンタ、１１
は比較回路９が有効となった時、状態値が“１″となる
トレース・データ一致信号、１２はトレーサメモリであ
る。
第１のフリップフロップ３は、トレーサメモリ１２のト
レース条件を示すフリップフロップで、この第１のクリ
ップフロップ３の状態値が“０″（７）、！：キ、）レ
ーサメモリ１２がシステム・クロックに同期して毎クロ
ック・データを格納することを示し、状態値が“１”の
ときトレーサメモリ１２がトレーサ・データの値がシス
テム・クロックの１Ｔ前と比較して変化した時のみデー
タの格納を行なうことを示す。
レース条件を示すフリップフロップで、この第１のクリ
ップフロップ３の状態値が“０″（７）、！：キ、）レ
ーサメモリ１２がシステム・クロックに同期して毎クロ
ック・データを格納することを示し、状態値が“１”の
ときトレーサメモリ１２がトレーサ・データの値がシス
テム・クロックの１Ｔ前と比較して変化した時のみデー
タの格納を行なうことを示す。
この第１のフリップ・フロップ３はマイクロ命令または
電子計算機の操作盤からのセット・リセットが可能であ
る。
電子計算機の操作盤からのセット・リセットが可能であ
る。
第２のフリップ・フロップ４は、第１のフリップ・フロ
ップ３の状態値が“１″であり、トレーサメモリ１２の
トレース条件が、トレースデータの値がシステム・クロ
ックの１Ｔ前と比較して変化した時のみデータの格納を
行なうモードとなっている時、トレースデータ一致信号
１１の状態値が“１″であるとき状態値１を示す。
ップ３の状態値が“１″であり、トレーサメモリ１２の
トレース条件が、トレースデータの値がシステム・クロ
ックの１Ｔ前と比較して変化した時のみデータの格納を
行なうモードとなっている時、トレースデータ一致信号
１１の状態値が“１″であるとき状態値１を示す。
この第２のフリップ・フロップ４の状態値が“１”のと
きトレーサメモリ１２のアドレスカウンタ１０は、カウ
ンタの更新が抑止される。
きトレーサメモリ１２のアドレスカウンタ１０は、カウ
ンタの更新が抑止される。
つまり、アドレスカウンタ１ｏは第２の７リツプフロツ
プ４の状態値が０”である時、システム・クロックに同
期してインクリメントされるが、状態値が“１”の時、
トレース・データ５とトレース・データ格納用レジスタ
出力信号７が一致した時有効となる比較回路９の出力信
号であるトレース・データ一致信号１１の状態値が”１
″であるときのみ、カウントはシステム・クロックに同
期してインクリメントされ、それ以外はホールド状態と
なりトレーサメモリ１２の同一アドレスを示したままと
なりトレース・データ５はトレーサメモリ１２にうわ書
きされる。
プ４の状態値が０”である時、システム・クロックに同
期してインクリメントされるが、状態値が“１”の時、
トレース・データ５とトレース・データ格納用レジスタ
出力信号７が一致した時有効となる比較回路９の出力信
号であるトレース・データ一致信号１１の状態値が”１
″であるときのみ、カウントはシステム・クロックに同
期してインクリメントされ、それ以外はホールド状態と
なりトレーサメモリ１２の同一アドレスを示したままと
なりトレース・データ５はトレーサメモリ１２にうわ書
きされる。
カウンタ８は、トレース・データ５とトレース・データ
格納用レジスタの出力信号７と値が一致した時、有効と
なる比較回路９の出力であるトレースデータ一致信号１
１の状態値が“１″である間はシステムクμ、りに同期
してインクリメントされ、状態値が“０″になった時リ
セットされる。
格納用レジスタの出力信号７と値が一致した時、有効と
なる比較回路９の出力であるトレースデータ一致信号１
１の状態値が“１″である間はシステムクμ、りに同期
してインクリメントされ、状態値が“０″になった時リ
セットされる。
このカウンタ８をトレーサメモリ１２のトレース情報に
加えておくことによりトレースデータが変化しなかった
期間を知ることが可能になる。
加えておくことによりトレースデータが変化しなかった
期間を知ることが可能になる。
以上説明したように本発明は、通常はトレーサメモリの
トレース条件をシステム・クロックに同期して毎タロツ
ク・データを格納するモードにして使用し、システムの
ストール時等のデバッグには、トレース・データが１Ｔ
前の値と変化した時のみデータを格納するモードに切替
えることにより、トレーサメモリの容量が小さくても解
析に有効なデータをメモリに格納できるという効果があ
る。
トレース条件をシステム・クロックに同期して毎タロツ
ク・データを格納するモードにして使用し、システムの
ストール時等のデバッグには、トレース・データが１Ｔ
前の値と変化した時のみデータを格納するモードに切替
えることにより、トレーサメモリの容量が小さくても解
析に有効なデータをメモリに格納できるという効果があ
る。
第１図は本発明の一実施例を示すブロック図である。
ｌ・・・・・・マイクロ命令のデコード信号、２・・・
・・・電子計算機の操作盤による入力信号、３・・・・
・・第１のフリップフロップ、４・・・・・・第２のフ
リップ・フロップ、５・・・・・・トレーサメモリに格
納されるトレースデータ、６・・・・・・トレースデー
タ格納用レジスタ、７・・・・・・トレースデータ格納
用レジスタ出力信号、８・・・・・・カウンタ、９・・
・・・・比較回路、１０・・・・・・アドレスカウンタ
、１１・・・・・・トレースデーター致信号、１２・・
・・・・トレーサメモリ。
・・・電子計算機の操作盤による入力信号、３・・・・
・・第１のフリップフロップ、４・・・・・・第２のフ
リップ・フロップ、５・・・・・・トレーサメモリに格
納されるトレースデータ、６・・・・・・トレースデー
タ格納用レジスタ、７・・・・・・トレースデータ格納
用レジスタ出力信号、８・・・・・・カウンタ、９・・
・・・・比較回路、１０・・・・・・アドレスカウンタ
、１１・・・・・・トレースデーター致信号、１２・・
・・・・トレーサメモリ。
Claims (1)
- 電子計算機におけるＣＰＵの動作履歴を記憶するため
のトレーサメモリにおいて、トレース条件がシステムク
ロックに同期して毎クロックデータのトレースを行なう
モードであるのかトレースデータの値がシステムクロッ
クの１Ｔ前と比較して変化した時のみデータのトレース
を行なうモードであるのかを示す第１のフリップ・フロ
ップと、システム・クロックの１Ｔ前のトレースデータ
の値と現在のトレースデータの値とを比較し一致した時
に有効信号を出力する比較回路と、トレースデータの値
がシステムクロックの１Ｔ前と比較して変化した時のみ
データのトレースを行なうモードにおいて前記比較回路
の有効信号が出力された時有効となる第２のフリップ・
フロップと、トレースデータを格納するレジスタと、前
記第２のフリップ・フロップが有効でない時システムク
ロックに同期しインクリメントされるアドレス・カウン
タとを有し毎クロックのデータのトレースを行なうモー
ドと、トレースデータの値がシステムクロックの１Ｔ前
と比較して変化した時のみデータのトレースを行なうモ
ードとの切替えが可能でありまた前記比較回路の有効信
号が出力されている間システム・クロックに同期しカウ
ントするカウンタを有し該カウンタのカウンタ値をトレ
ース情報として記憶する手段を含むことを特徴とするト
レーサメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179312A JPH0343842A (ja) | 1989-07-11 | 1989-07-11 | トレーサメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179312A JPH0343842A (ja) | 1989-07-11 | 1989-07-11 | トレーサメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0343842A true JPH0343842A (ja) | 1991-02-25 |
Family
ID=16063633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1179312A Pending JPH0343842A (ja) | 1989-07-11 | 1989-07-11 | トレーサメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0343842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372510B1 (ko) * | 2000-11-22 | 2003-02-15 | 한국타이어 주식회사 | 타이어의 고무혼련용 컨베이어 시스템 |
-
1989
- 1989-07-11 JP JP1179312A patent/JPH0343842A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372510B1 (ko) * | 2000-11-22 | 2003-02-15 | 한국타이어 주식회사 | 타이어의 고무혼련용 컨베이어 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| KR930008605A (ko) | 프로그래머블 콘트롤러 | |
| KR950009271B1 (ko) | 정보처리시스템 | |
| US4802089A (en) | Status flag handling in a digital data processing system | |
| JPH0343842A (ja) | トレーサメモリ | |
| JP2907958B2 (ja) | 時刻機構制御方法 | |
| JPS62279438A (ja) | トレ−ス回路 | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPH02156343A (ja) | トレーサメモリ制御回路 | |
| JPH0716189Y2 (ja) | ブレーク回路 | |
| JPH02157957A (ja) | マイクロプロセッサ | |
| JPH10240570A (ja) | マイクロプロセッサ及びその開発支援装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPS6320637A (ja) | 実行履歴記憶装置 | |
| JP2001060162A (ja) | インサーキットエミュレータ | |
| JPH04310138A (ja) | データ伝送装置のデバッグ方法 | |
| JPH02125342A (ja) | 情報処理装置 | |
| JPH07253908A (ja) | メモリアクセス装置 | |
| JPH03282623A (ja) | パイプライン・マイクロプロセッサ | |
| JPH01305450A (ja) | データ読出回路 | |
| JPH01142948A (ja) | マイクロコンピュータのシンボリックデバッガ | |
| JPH04313113A (ja) | 半導体装置 |