JPH01305450A - データ読出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ読出回路に関し、特に第１のメモリに格
納されたデータをアドレス情報として格納されたデータ
を読出す第２のメモリを有するデータ読出回路に関する
。

〔従来の技術〕

従来、この種のデータ読出回路では、例えば、キャラク
タコードをイメージデータに変換する場合、予め複数の
キャラクタコードを格納した第１のメモリを外部からの
第１のアドレス情報で読出し、読出されたキャラクタコ
ードを第２のアドレス情報の一部として認識する予めキ
ャラクタコードに対応したイメージデータを格納した第
２のメモリからキャラクタコードに対応したイメージデ
ータを読出すようになっていた。

この場合、メモリデバイスとしてのＲＡ　Ｍ又はＲＯＭ
などのアクセスタイムの値にかかわらず、データの読出
しタイミングはハードウェアで定まる一定の遅延時間に
より決定されていた。

〔発明が解決しようとする課題〕

上述した従来のデータ読出回路は、メモリデバイスのア
クセスタイムの値が何であろうとも一定の遅延時間の後
に読出しが行われるので、アクセスタイムが遅いデバイ
スあるいは複数のデバイスで構成されトータルのアクセ
スタイムが遅くなる回路を用いた場合、読出データにぬ
けが発生する。又、アクセスタイムの早いデバイスを用
いた時には回路の読出処理能力の低下が発生するという
欠点がある。

〔課題を解決するための手段〕

本発明のデータ読出回路は、予め複数のコードデータを
格納し外部からの第１のアドレス情報に応じて前記コー
ドデータを読出す第１のメモリと、読出された前記コー
ドデータを第２のアドレス情報として予め格納された前
記コードデータに対応するイメージデータを読出す第２
のメモリとを備えるデータ読出回路において、前記第１
のアドレス情報が供給されてから前記第２のメモリから
前記イメージデータが読出されるまでの時間を計数する
カウンタと、予め設定された基準値を保持する第１のレ
ジスタと、前記計数値と前記基準値とを比較し所定の条
件になったとき読出信号を出力する比較器と、読出され
た前記イメージデータを前記読出信号に応じて取込む第
２のレジスタとを含んで構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１国は本発明の一実施例のブロック図である。

本実施例では、キャラクタコードをイメージデータに変
換する回路について説明する。

第１図に示すように、中央処理部１はＣＰＵでありアド
レスデータの出力、データの入出力及びタイミング信号
の出力を行う。タイミングジェネレータ２は中央処理部
１からのタイミングステータスを処理し、アドレスデー
タの出力タイミングを発生する。又、回路内部の状態に
より、中央処理部１とは独立にアドレスデータのタイミ
ングを発生させる。アドレスジェネレータ３はタイミン
グジェネレータ２からの出力タイミングに同期させ、中
央処理部１からのアドレスデータ、あるいは、アドレス
ジェネレータ３の内部で発生させたアドレスデータを出
力する。

第１のメモリ４はＲＡＭであり、指定アドレスにＡＳＣ
ＩＩキャラクタ等のキャラクタコードをデータとして格
納する。又、指定アドレスに応じたキャラクタコードを
データとして出力する。第２のメモリ５はＲＯＭであり
、メモリ４からのキャラクタコードデータとアドレスジ
ェネレータ３からのアドレス情報とをアドレス入力とし
て、イメージデータ（以下、フォントデータと称す）を
出力する。メモリ５のＲＯＭは通常フォントＲＯＭと呼
ばれる。

第１のレジスタ６は中央処理部１により設定可能なレジ
スタであり読出タイミングを決定する基準値として遅延
時間値をタロツクＣＬの計数値として格納する。カウン
タ７はタイミングジェネレータ２のアドレスデータの出
力タイミングに同期してクロックＣＬの計数を開始し、
その計数値を出力する６比較器８はカウンタ７からのク
ロック計数値とレジスタ６の基準値とを比較して、計数
値が基準値と一致したとき読出信号を出力する。第２の
レジスタ９はメモリ５の出力を格納する一時格納用のレ
ジスタであり、比較器８からの読出信号によりフォント
データを取込む。

次に、動作について説明する。

フォントデータの読出動作に先立ち、中央処理部１はメ
モリ４にキャラクタコードを格納する。

又、レジスタ６に遅延時間を示すクロックＣＬの計数値
を格納する。なお、レジスタ６への計数値の格納は、図
示していない他の外部回路から格納することも可能であ
る。

最初に、中央処理部１はキャラクタ展開をするため、キ
ャラクタコードが格納されているメモリ４に対してアド
レスジェネレータ３を通じてアドレスデータを出力させ
る。この時、アドレスデー夕の出力タイミングはタイミ
ングジェネレータ２で発生するタイミング信号に同期し
ている。メモリ４はアドレスデータのアドレスに格納さ
れているキャラクタコードデータをメモリ５に出力する
。メモリ５では、キャラクタコードデータを主アドレス
情報として、又、通常１つのキャラクタコードに対して
複数のフォントデータが存在するため、その複数のフォ
ントデータを区別するためのアドレスとしてアドレスジ
ェネレータ３からのアドレス情報を副アドレス情報とし
て認識し、この２つのアドレス情報からそれに対応した
フォントデータを出力する。

一方、カウンタ７はアドレスデータの出力タイミングと
同時にカウンタ７に入力されているクロックＣＬの計数
を開始する。更に、比較器８では、カウンタ７の計数値
とレジスタ６に格納されている基準値とを比較し、両者
が一致したとき読出信号を出力する。レジスタ９は読出
信号によりメモリ５から出力されるフォントデータを取
込み次段の回路に渡す。

上記した一連の動作が終了すると、アドレスジェネレー
タ３が再び新たなアドレスデータを出力し、新たなフォ
ントデータの取込み動作を行う。

〔発明の効果〕

以上説明したように本発明は、アドレス情報が出力され
てからデータを取込むまでの時間を任意に設定すること
により、データの取りこぼしを防止し、かつ、データ読
取処理能力を向上できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 １・・・中央処理部、２・・・タイミングジェネレータ
、３・・・アドレスジェネレータ、４．５・・・メモリ
、６・・・レジスタ、７・・・カウンタ、８・・・比較
器、９・・・レジスタ、ＣＬ・・・クロック。

Claims (1)

【特許請求の範囲】
1. 予め複数のコードデータを格納し外部からの第１のアド
   レス情報に応じて前記コードデータを読出す第１のメモ
   リと、読出された前記コードデータを第２のアドレス情
   報として予め格納された前記コードデータに対応するイ
   メージデータを読出す第２のメモリとを備えるデータ読
   出回路において、前記第１のアドレス情報が供給されて
   から前記第２のメモリから前記イメージデータが読出さ
   れるまでの時間を計数するカウンタと、予め設定された
   基準値を保持する第１のレジスタと、前記計数値と前記
   基準値とを比較し所定の条件になったとき読出信号を出
   力する比較器と、読出された前記イメージデータを前記
   読出信号に応じて取込む第２のレジスタとを含むことを
   特徴とするデータ読出回路。