JPS593654A - ヒストリ−メモリ制御方式 - Google Patents

ヒストリ−メモリ制御方式

Info

Publication number
JPS593654A
JPS593654A JP57113464A JP11346482A JPS593654A JP S593654 A JPS593654 A JP S593654A JP 57113464 A JP57113464 A JP 57113464A JP 11346482 A JP11346482 A JP 11346482A JP S593654 A JPS593654 A JP S593654A
Authority
JP
Japan
Prior art keywords
freeze
control
history memory
release
freezing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57113464A
Other languages
English (en)
Inventor
Katsumi Onishi
大西　克巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14612899&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS593654(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57113464A priority Critical patent/JPS593654A/ja
Priority to KR1019830002879A priority patent/KR870000116B1/ko
Priority to CA000431522A priority patent/CA1200908A/en
Priority to EP83303788A priority patent/EP0098171B1/en
Priority to AU16408/83A priority patent/AU543335B2/en
Priority to ES523750A priority patent/ES8405179A1/es
Priority to DE8383303788T priority patent/DE3379483D1/de
Priority to US06/509,647 priority patent/US4559596A/en
Priority to BR8303531A priority patent/BR8303531A/pt
Publication of JPS593654A publication Critical patent/JPS593654A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、データ処理装置において、障害発生等の際の
診断情報とし２て使用するための装置内部の状態情報を
収集するヒストリメモリの制御方式に関し、特にそのフ
リーズおよびリリースのメモリ制御方式に関する。
技術の背景 従来、データ処理装置においては、障害発生時の原因解
析にそなえて、装置内の各種制御用あるいは状態表示用
のラッチの状態情報を常時収集し、ヒストリメモリ中に
蓄えている。
第１図は、このような従来のヒストリメモリ装置概念図
であり、１は診断対象のデータ処理装置基板、２α乃至
２ｒＬは各種ラッチ、３はヒストリーメモリ、４はフリ
ーズ制御回路を表わしている。
ヒストリーメモリは、たとえば２５６語の記憶容量をも
ち、ラッチ２α〜２ルの状態の２５６回分の情報収集が
可能である。しかし、容量が有限であるために、新しい
情報を書込む際には、最も古い情報が追い出され、常に
最新の状態情報で更新して障害が発生したとき、できる
だけその時点に近いヒストリーがとれるようになってい
る。
フリーズ制御回路４は、マシンチェックやプログラムチ
ェックによシェラ−が検出されたシ、その他予め定めら
れた一定条件、たとえば、ＣＯＭＰＡＲＥ　−ＡＤＤＲ
ｇＳＳとＡＤＤ団ＳＳがへ仏ＴＣＨＬだ時、プログラム
チェックになる様な事象が発生した時、処理装置を５Ｔ
ＯＰ状態にする様な命令が発行された時、あるいはヒス
トリー・メモリをＦＲＥＥＺＥする様なハードウェア命
令が発行された時には、ヒストリーメモリの更新を禁止
し、その時点でのヒストリーメモリの内容を７リーズ（
凍結）する。まだ、エラー発生の場合に、マシンの再試
行による自動回復や障害に対するシステム修復による再
始動などが行なわれたような場合、その他予め定められ
た一定の条件に合致する状態が生じたとき、フリーズさ
れているヒストリーメモリをリリース（解除）し、再び
ラッチ状態情報の収集を実行させる。
しかし、この方式では、ヒストリーメモリをフリーズし
たときが、実際の障害発生時点よりも大部光になってい
て、必要な状態情報を収集できず、障害解析ができない
ケースが生じることがあった。
上述したフリーズ制御回路４の制御を起動する条件は、
マシン内部でハードウェア回路によシ固定されているだ
め、従来は情況に応じてシステム状態情報を収集する時
点を変更しだいような場合にも、希望通シに制御するこ
とができなかった。
本発明の目的は、ヒストリメモリにおけるフリーズおよ
びリリースの制御を、従来のハードウェア方式に加えて
、更に必要に応じてプログラムから自由に操作可能なも
のにすることにあり、本発明は、これをマイクロプログ
ラムの制御機構を利用して実現するものである０そして
その構成として、データ処理装置において、該装置内の
状態情報を時系列的に収集し記憶するヒストリーメモリ
と、該ヒストリーメモリに対してその内容更新を禁止す
るフリーズ制御と該フリーズを解除するリリース制御と
を実行するフリーズ制御回路と、該フリーズ制御回路に
対して、予め定められたノ・−ドウエア条件にしたがっ
てフリーズあるいはリリースの制御を指示する手段と、
更に、該フリーズ制御回路に対して、マイクロプログラ
ム処理機構を用いてフリーズあるいはリリースの制御を
指示する手段とをそなえ、該マイクロプログラム処理機
構は、ヒストリーメモリのフリーズあるいはリリースを
制御すべき時点において実行するマイクロ命令の特定の
制御フィールドに、上記フリーズあるいはリリースを指
示する情報を予め設定し、該マイクロ命令の実行におい
て咳制御フィールドを解読することにより、上記フリー
ズ制御回路に対してフリーズあるいはリリースを指示す
る信号を生成することを特徴とするものである。
発明の実施例 以下に、本発明を実施例にしたがって説明する。
第２図は、本発明の１実施例のマイクロプログラム処理
装置の構成図である。同図において、３はヒストリーメ
モリであシ、第１図で説明したものに対応する。５乃至
１２はマイクロプログラム処理装置のパイプライン機構
、１３乃至１９はフリーズ制御回路を構成している。
パイプライン機構において、５はアドレスレジスタＡＲ
であり、ＯＰコードが設定される。６は制御メモリＣ８
であり、ＯＰコードに対応するアドレスに、マイクロ操
作語が格納されている。７乃至１２は、それぞれＴＡＧ
ＯからＴｉＯ２と呼ばれるレジスタであり、フェーズＡ
乃至Ｆに対応して１、各フェーズの動作を制御する。マ
イクロ操作語は、ＴＡＧＯからＴｉＯ２まで順次シフト
され、各フェーズＡ乃至Ｆにおいて、マイクロ操作り、
Ｒ，Ａ。
Ｂｌ、Ｂ２．Ｂ７．Ｂ２．ＣＫ、Ｗを順次実行する。Ｄ
はｏｐコードのデコードによるＣ８からマイクロ操作語
の取出し操作であり、Ｒはアドレス・レジスタの制御、
Ａはアドレス演算、Ｂｌ　＋　Ｂ２はオペランドのロー
ド処理、Ｅ、　、　Ｅ、は演算実行、ＣＫはデータ・チ
ェック、Ｗはデータ・ライトを表わす。
フリーズ制御回路において、１３はデコーダであり、通
常は演算制御に使用されるが、本実施例では、フリーズ
あるいはリリー゛スの指示情報を取り出すために利用さ
れている。１４はフリーズ・ヒストリー・ラッチＦＨ８
、１５および１６はＮＯＲゲート、１７はＯＲダート、
１８および１９はＮＯＲゲートを表わす。また、Ｅｖは
フェーズＥのバリッド信号、ＳＥＴ　　ＦＭＳおよびＲ
ＥＳＥＴ　　ＦＭＳは、ハードウェア条件によるフリー
ズおよびリリース信号である。
本実施例では、任意の命令のマイクロ操作語についテ、
ソのグロセス・コントロール・フィールドと呼ばれる６
ビツトの制御領域に、ヒストリーメモリのフリーズある
いはリリースを指示するコードを設定し、（ただし、こ
の領域が空いている場合に限る）これをデコーダ１３で
解読させ、フリーズ制御回路を介してヒストリー・メモ
リのライト動作を制御するものである。たとえば、Ｘ″
３Ｅ″をフリーズ指令とし、Ｘ　”　３　Ｆ　”をリリ
ース指令とする。ＮＯＲケ゛−）　１５　、１６は、Ｅ
Ｖ倍信号用いてフェーズＤの終了にタイミングをとるた
めの回路であわ、ＯＲケ゛−ト１７およびＮＯＲゲート
１８は、それぞれデコーダ１３からのフリーズ信号（Ｘ
”３Ｅ”）およびリリース信号（Ｘ”３Ｆ”）と、従来
のハードウェア条件によるフリーズ信号ＳＥＴ　ＦＭＳ
およびリリース信号ＲＥＳＥＴ　ＦＭＳとの論理和をと
るだめの回路である。
これにより、フリーズ・ヒストリ・ラッチＦＨ８１４は
、ハードウェア条件によっても、マイクロプログラム指
示によっても、セットあるいはリセットを制御可能にさ
れる。フリーズ・ヒストリ・ラッチＦＨ８１４がいずれ
かのフリーズ信号によりセットされたときには、ＮＯＲ
ゲート１９によりライト・イネーブル信号を禁止し、ヒ
ストリー・メモリ３をフリーズする。また同様にいずれ
のリリース信号によってもラッチＦＨ８１４はリセット
され、ＮＯＲゲート１９を解放し、ライト・イネーブル
信号がヒストリー・メモリ３に印加されるのを可能にす
る。
なお、第２図の実施例におけるデコーダ１３の位置は、
必ずしもＴｉＯ２の後にある必要はない。
発明の効果 以上のようにして、本発明によれば制御メモリ６内の適
尚なマイクロ操作語のプロセスコントロールフィールド
を適時に使用することにより必要なフリーズあるいはリ
リースのタイミングを、従来のハードウェア条件のみに
依存する方式に比べてきめ細かく設定することができる
。
【図面の簡単な説明】
第１図はヒストリーメモリの概念図、第２図は本実施例
の構成図である。 図中、３はヒストリーメモリ、５はアドレスレジスタ、
６は制御メモリ、７乃至１２はパイプラインのＴＡＧレ
ジスタ、１３はデコーダ、１４はフリーズ・ヒストリー
・ラッチを表わす。 特許出願人　富士通株式会社 代理人弁理士　長径用　文廣（外１名）”ｇ国

Claims (1)

    【特許請求の範囲】
  1. データ処理装置において、該装置内の状態情報を時系列
    的に収集し記憶するヒストリーメモリと、該ヒストリー
    メモリに対してその内容更新を禁止するフリーズ制御と
    該フリーズを解除するリリース制御とを実行する７リ一
    ズ制御回路と、該フリーズ制御回路に対して、予め定め
    られたハードウェア条件にしたがってフリーズあるいは
    リリースの制御を指示する手段と、更に、該フリーズ制
    御回路に対して、マイクロプログラム処理機構を用いて
    フリーズあ名いはリリースの制御を指示する手段とをそ
    なえ、該マイクロプログラム処理機構は、ヒストリーメ
    モリのフリーズあるいはリリースを制御すべき時点にお
    いて実行するマイクロ命令の特定の制御フィールドに、
    上記フリーズあるいはＩＪ　ＩＪ−スを指示する情報を
    予め設定し、該マイクロ命令の実行において該制御フィ
    ールドを解読することによシ、上記フリーズ制御回路に
    対してフリーズあるいはリリースを指示する信号を生成
    することを特徴とするヒストリーメモリ制御方式。
JP57113464A 1982-06-30 1982-06-30 ヒストリ−メモリ制御方式 Pending JPS593654A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP57113464A JPS593654A (ja) 1982-06-30 1982-06-30 ヒストリ−メモリ制御方式
KR1019830002879A KR870000116B1 (ko) 1982-06-30 1983-06-27 히스토리 메모리 제어방식
CA000431522A CA1200908A (en) 1982-06-30 1983-06-29 History memory control system
BR8303531A BR8303531A (pt) 1982-06-30 1983-06-30 Sistema de controle de memoria de historico
AU16408/83A AU543335B2 (en) 1982-06-30 1983-06-30 Memory control system
EP83303788A EP0098171B1 (en) 1982-06-30 1983-06-30 History memory control system
ES523750A ES8405179A1 (es) 1982-06-30 1983-06-30 Sistema de control de memoria de historial en un sistema de proceso de datos.
DE8383303788T DE3379483D1 (en) 1982-06-30 1983-06-30 History memory control system
US06/509,647 US4559596A (en) 1982-06-30 1983-06-30 History memory control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57113464A JPS593654A (ja) 1982-06-30 1982-06-30 ヒストリ−メモリ制御方式

Publications (1)

Publication Number Publication Date
JPS593654A true JPS593654A (ja) 1984-01-10

Family

ID=14612899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57113464A Pending JPS593654A (ja) 1982-06-30 1982-06-30 ヒストリ−メモリ制御方式

Country Status (9)

Country Link
US (1) US4559596A (ja)
EP (1) EP0098171B1 (ja)
JP (1) JPS593654A (ja)
KR (1) KR870000116B1 (ja)
AU (1) AU543335B2 (ja)
BR (1) BR8303531A (ja)
CA (1) CA1200908A (ja)
DE (1) DE3379483D1 (ja)
ES (1) ES8405179A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520071A (ja) * 1991-07-15 1993-01-29 Nec Ibaraki Ltd レジスタ情報保護回路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896259A (en) * 1984-09-07 1990-01-23 International Business Machines Corporation Apparatus for storing modifying data prior to selectively storing data to be modified into a register
JPS61188626A (ja) * 1985-02-18 1986-08-22 Fujitsu Ltd マイクロプロセツサ
US5119483A (en) * 1988-07-20 1992-06-02 Digital Equipment Corporation Application of state silos for recovery from memory management exceptions
JPH02216545A (ja) * 1989-02-17 1990-08-29 Nec Corp 実行履歴記憶装置
US5111384A (en) * 1990-02-16 1992-05-05 Bull Hn Information Systems Inc. System for performing dump analysis
US5922070A (en) * 1994-01-11 1999-07-13 Texas Instruments Incorporated Pipelined data processing including program counter recycling
US6499113B1 (en) 1999-08-31 2002-12-24 Sun Microsystems, Inc. Method and apparatus for extracting first failure and attendant operating information from computer system devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616252A (en) * 1979-07-19 1981-02-17 Hitachi Ltd Tracer for logical operation
JPS573106A (en) * 1980-06-06 1982-01-08 Toshiba Corp Detecting method for stop of moving machine in home position

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1431363A (fr) * 1964-04-07 1966-03-11 Ibm Perfectionnements aux systèmes de traitement de données
US3659272A (en) * 1970-05-13 1972-04-25 Burroughs Corp Digital computer with a program-trace facility
US3688263A (en) * 1971-04-19 1972-08-29 Burroughs Corp Method and apparatus for diagnosing operation of a digital processor
GB1464570A (en) * 1974-11-27 1977-02-16 Ibm Microprogramme control units
JPS5720851A (en) * 1980-07-11 1982-02-03 Nec Corp Data processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616252A (en) * 1979-07-19 1981-02-17 Hitachi Ltd Tracer for logical operation
JPS573106A (en) * 1980-06-06 1982-01-08 Toshiba Corp Detecting method for stop of moving machine in home position

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520071A (ja) * 1991-07-15 1993-01-29 Nec Ibaraki Ltd レジスタ情報保護回路

Also Published As

Publication number Publication date
BR8303531A (pt) 1984-02-07
ES523750A0 (es) 1984-05-16
CA1200908A (en) 1986-02-18
ES8405179A1 (es) 1984-05-16
EP0098171A3 (en) 1985-10-30
EP0098171A2 (en) 1984-01-11
EP0098171B1 (en) 1989-03-22
AU543335B2 (en) 1985-04-18
AU1640883A (en) 1984-01-05
US4559596A (en) 1985-12-17
KR870000116B1 (ko) 1987-02-11
DE3379483D1 (en) 1989-04-27
KR840005231A (ko) 1984-11-05

Similar Documents

Publication Publication Date Title
US4635193A (en) Data processor having selective breakpoint capability with minimal overhead
US6754856B2 (en) Memory access debug facility
JP5604373B2 (ja) 推測的に実行される命令のトレーシング
KR101148495B1 (ko) 파이프라인 프로세서에서 조건 명령 실행을 촉진시키기 위해 로컬 조건 코드 레지스터를 이용하기 위한 방법 및 장치
EP1763763B1 (en) Logging of level-two cache transactions into banks of the level-two cache for system rollback
JP2951738B2 (ja) 改良されたプロセッサ
JPH0644071A (ja) 一サイクルレジスタマッピング
JP2013533546A (ja) データ処理システムのトレース時のキー割り当て
JPS593654A (ja) ヒストリ−メモリ制御方式
JP3170472B2 (ja) レジスタ・リマップ構造を有する情報処理システム及び方法
US4124892A (en) Data processing systems
JP3101825B2 (ja) マルチタスク・システムの障害診断装置
TWI818114B (zh) 用於異動式記憶體的設備與資料處理方法
JPS60142747A (ja) 命令再実行制御方式
JPS59119450A (ja) マシン・チエツク処理方式
JP3180803B2 (ja) スーパースカラプロセッサ
JP3715057B2 (ja) パニック・トラップ・システム
EP0601334B1 (en) Method for observing program flow in a processor having internal cache memory
JPS63187343A (ja) 診断方式
JPH0287237A (ja) Ｅｘｅｃｕｔｅ命令制御方式
JPS6075950A (ja) 記憶情報復元処理方式
JPS6086633A (ja) 処理装置の実行履歴採取方法
JPH05108388A (ja) プロセス復旧方式
WO1986000443A1 (en) A data processor having selective breakpoint capability with minimal overhead
JPH0150936B2 (ja)