JP3180803B2 - スーパースカラプロセッサ - Google Patents

スーパースカラプロセッサ

Info

Publication number
JP3180803B2
JP3180803B2 JP14612499A JP14612499A JP3180803B2 JP 3180803 B2 JP3180803 B2 JP 3180803B2 JP 14612499 A JP14612499 A JP 14612499A JP 14612499 A JP14612499 A JP 14612499A JP 3180803 B2 JP3180803 B2 JP 3180803B2
Authority
JP
Japan
Prior art keywords
instruction
execution
instructions
failure
fetch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14612499A
Other languages
English (en)
Other versions
JP2000339185A (ja
Inventor
浩一 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14612499A priority Critical patent/JP3180803B2/ja
Publication of JP2000339185A publication Critical patent/JP2000339185A/ja
Application granted granted Critical
Publication of JP3180803B2 publication Critical patent/JP3180803B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スーパースカラプ
ロセッサに関し、特にスーパースカラプロセッサにおい
て障害が発生した時の技術に関するものである。
【０００２】
【従来の技術】スーパースカラプロセッサは、近年パイ
プラインの本数が増加してきており、また、分岐予測や
Out of Order命令発行などの様々な機能を備えることに
よって、ハードウェアの集積量が増加してきている。こ
のようなスーパースカラプロセッサでは、一般に、ハー
ドウェア要因による障害（製造時のばらつきや劣化な
ど）が発生した場合には、その障害をハードウェアで検
出できるようになっている。障害が検出されたプロセッ
サに関しては、障害発生前と同じ状態で継続して運用す
ることがほぼ不可能であり、障害からの復旧を図らなけ
ればならない。
【０００３】ところで、スーパースカラプロセッサなど
を適用した大型のシステムでは、障害発生時のシステム
ダウン時間を縮小することばかりでなく、高信頼性を維
持しなければならない。そこで、このような大型のシス
テムでは、例えば、特許第２７５２７６４号公報にある
ように、障害が発生した場合に障害回復処理用のプログ
ラムを起動し、このプログラムによる処理で障害発生部
位を切り離し、また、障害の発生した命令以降の命令を
再実行させている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記公
報に記載のシステムでは、障害が発生した場合に、障害
回復処理用のプログラムを実行している間、本来実行す
べきプログラムの実行を中断しなければならない。この
ように、障害復旧のためにソフトウェアの介在を必要と
するので、本来実行すべきプログラムにプロセッサを当
てられる時間が相対的に小さくなり、システム性能が大
きく低下するという問題があった。
【０００５】本発明は、上記従来技術の問題点を解消す
るためになされたものであり、システム性能の低下を抑
えつつ、障害からの回復を図ることができるスーパース
カラプロセッサを提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかるスーパースカラプロセ
ッサは、指定されたアドレスに応じて記憶装置から複数
の命令を取り出す命令フェッチ手段と、前記命令フェッ
チ手段が取り出した複数の命令をそれぞれ同時にデコー
ドする命令デコード手段と、前記命令デコード手段がデ
コードした複数の命令の実行を調停する命令実行制御手
段と、前記命令実行制御手段による調停に従って、前記
命令デコード手段がデコードした複数の命令を並行して
実行する命令実行手段と、前記命令フェッチ手段が取り
出した複数の命令に関する情報を管理する命令管理手段
と、前記命令実行手段による命令の実行に障害が発生し
たときに、前記命令管理手段によって管理されている命
令に関する情報を参照して、当該障害の発生した部位以
外を用いて障害の発生した命令を再実行させる命令再実
行制御手段と、前記命令実行手段による命令の実行にお
いて、同一の部位で連続して所定の回数以上障害が発生
した場合に、当該障害部位に関する情報を登録する障害
部位登録手段とを備え、前記命令実行制御手段は、前記
障害部位登録手段に障害部位に関する情報が登録されて
いるときに、該登録されている障害部位以外を用いて前
記複数の命令が実行されるように、命令の実行を調停す
ることを特徴とする。
【０００７】上記目的を達成するため、本発明の第２の
観点にかかるスーパースカラプロセッサは、指定された
アドレスに応じて記憶装置から複数の命令を取り出す命
令フェッチ手段と、前記命令フェッチ手段が取り出した
複数の命令をそれぞれ同時にデコードする命令デコード
手段と、前記命令デコード手段がデコードした複数の命
令の実行を調停する命令実行制御手段と、前記命令実行
制御手段による調停に従って、前記命令デコード手段が
デコードした複数の命令を並行して実行する命令実行手
段と、前記命令フェッチ手段が取り出した複数の命令に
関する情報を管理する命令管理手段と、前記命令実行手
段による命令の実行に障害が発生したときに、前記命令
管理手段によって管理されている命令に関する情報を参
照して、当該障害の発生した部位以外を用いて障害の発
生した命令を再実行させる命令再実行制御手段と、前記
命令実行手段による命令の実行において、同一の部位で
一定期間内に一定回数以上障害が発生した場合に、当該
障害部位に関する情報を登録する障害部位登録手段とを
備え、前記命令実行制御手段は、前記障害部位登録手段
に障害部位に関する情報が登録されているときに、該登
録されている障害部位以外を用いて前記複数の命令が実
行されるように、命令の実行を調停することを特徴とす
る。
【０００８】上記第１、第２の観点にかかるスーパース
カラプロセッサでは、命令実行手段による命令の実行に
障害が発生したときに、命令再実行制御手段が当該障害
の発生した部位以外を用いて障害の発生した命令を再実
行させることで、障害回復を図ることができる。ここ
で、命令管理手段は、命令に関する情報を格納しておく
ハードウェアで構成することができ、また、命令再実行
手段も命令管理手段で管理されている命令に関する情報
に従って論理動作するハードウェアで構成することがで
きる。すなわち、上記のスーパースカラプロセッサは、
ソフトウェアを介在させることなしに、ハードウェア要
因の障害からの復旧が可能となるので、障害からの復旧
のためにシステム性能の低下を抑えることができる。ま
た、１回目の障害発生では間欠障害と見なすことができ
る。
【０００９】上記第１、第２の観点にかかるスーパース
カラプロセッサにおいて、前記命令再実行制御手段は、
前記命令実行手段による命令の実行に障害が発生したと
きに、当該障害の発生した命令が再実行されるまで以降
の命令の実行を待機するものとしてもよい。
【００１０】また、前記命令管理手段は、前記命令実行
手段が命令の実行を終了するまで、前記命令フェッチ手
段が取り出した命令に関する情報を管理するものとして
もよい。
【００１１】
【００１２】
【００１３】上記第１、第２の観点にかかるスーパース
カラプロセッサにおいて、前記命令管理手段は、前記命
令フェッチ手段によって取り出された各命令のアドレス
を管理するものとしてもよい。この場合、前記命令再実
行制御手段は、前記命令実行手段による命令の実行に障
害が発生したときに、障害の発生した命令について前記
命令管理手段で管理されているアドレスを用いて前記命
令フェッチ手段に前記記憶装置から当該障害の発生した
命令を取り出させるものとすることができる。
【００１４】上記第１、第２の観点にかかるスーパース
カラプロセッサにおいて、前記命令管理手段は、前記命
令フェッチ手段によって取り出される命令のアドレスの
みを管理するものとしてもよい。この場合、前記命令再
実行制御手段は、前記命令実行手段による命令の実行に
障害が発生したときに、障害の発生した命令に対応して
前記命令管理手段で管理されているアドレスを用いて前
記命令フェッチ手段に前記記憶装置から当該障害の発生
した命令を含む複数の命令を取り出させるものとするこ
とができる。
【００１５】上記第１、第２の観点にかかるスーパース
カラプロセッサにおいて、前記命令管理手段は、前記命
令フェッチ手段によって取り出された命令の全命令コー
ドを管理するものとしてもよい。この場合、前記命令再
実行制御手段は、前記命令実行手段による命令の実行に
障害が発生したときに、障害の発生した命令について前
記命令管理手段で管理されている命令コードを前記命令
デコード手段に渡してデコードさせるものとすることが
できる。
【００１６】
【００１７】
【００１８】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。
【００１９】図１は、この実施の形態にかかるスーパー
スカラプロセッサの構成を示すブロック図である。この
スーパースカラプロセッサは、４本の命令パイプライン
を有するものであり、図示するように、命令フェッチ部
１と、命令デコード部２と、命令発行制御部３と、演算
パイプライン４と、レジスタ群５ａと、データメモリ５
ｂと、リオーダバッファ６とを備えている。
【００２０】命令フェッチ部１は、命令アドレスレジス
タ（図示せず）に格納されている主記憶装置上のアドレ
スから連続した４つの命令を実質的に同時に取り出す。
命令フェッチ部１は、取り出した４つの命令をアライン
して命令デコード部２へ送信する。
【００２１】命令デコード部２は、命令フェッチ部１か
ら送られた４つの命令をそれぞれ同時にデコードする。
命令デコード部２は、各命令のデコード結果を命令発行
制御部３に送る。
【００２２】命令発行制御部３は、命令デコード部２か
ら送られた各命令のデコード結果に従って、演算パイプ
ライン４のＡＬＵ４１〜４４による各命令の実行を調停
する。命令発行制御部３は、また、ハードウェア要因に
よる障害の発生時にセットされる障害履歴管理フラグ３
１〜３８を備える。障害履歴管理フラグ３１〜３４は、
それぞれＡＬＵ４１〜４４に対応し、障害履歴管理フラ
グ３５〜３８は、それぞれ命令デコード部２の各命令の
デコード部分に対応する。障害履歴管理フラグ３１〜３
８がセットされた場合には、命令発行制御部３は、リオ
ーダバッファ６を参照し、命令フェッチ部１、命令デコ
ード部２及び演算パイプライン４を制御し、障害発生し
た命令以降の命令を再実行させる。
【００２３】演算パイプライン４は、それぞれ命令に対
応した様々な演算機能を備える４つのＡＬＵ（Arithmet
ic and Logic Unit）４１〜４４を備えている。ＡＬＵ
４１〜４４は、例えば、固定小数点或いは浮動小数点の
演算、またはデータロード／ストアの機能を実行する。
なお、この実施の形態においては、ＡＬＵ４１、４２
は、固定小数点演算器、ＡＬＵ４３、４４は、浮動小数
点演算器であるものとする。
【００２４】レジスタ群５ａは、ＡＬＵ４１〜４４によ
る演算対象となるデータが格納される複数の汎用レジス
タ或いは専用レジスタからなる。また、実行される命令
の種類によっては、各レジスタにはＡＬＵ４１〜４４の
演算結果のデータが書き込まれる。データメモリ５ｂ
は、ＡＬＵ４１〜４４による演算結果のデータが書き込
まれるメモリである。データメモリ５ｂは、データキャ
ッシュ或いは主記憶装置のデータ領域とすることができ
る。
【００２５】リオーダバッファ６は、命令フェッチ部１
が取り出した命令に関する情報、例えば、取り出したす
べての命令のアドレスを管理する。リオーダバッファ６
は、ＡＬＵ４１〜４４から命令の実行が正常終了したこ
とが通知されるまで、ＡＬＵ４１〜命令に関する情報を
管理する。
【００２６】なお、このスーパースカラプロセッサは、
さらに分岐予測／Out of Orderの機能を備えている。命
令フェッチ部１は、分岐命令を取り出した場合には、分
岐予測を行い、分岐命令以降の命令を投機的に主記憶装
置から取り出す。また、リオーダバッファ６は、これら
の投機的に実行している命令に関する情報も、格納、管
理する。
【００２７】以下、この実施の形態にかかるスーパース
カラプロセッサの動作について、説明する。以下の説明
においては、このスーパースカラプロセッサの動作につ
いて、（１）通常時、（２）ＡＬＵ４１〜４４に障害が
発生した時、（３）命令デコード部２に障害が発生した
場合、の３つに分けてそれぞれ説明する。
【００２８】（１）まず、図１を参照して、通常時にお
けるこのスーパースカラプロセッサの動作を説明する。
【００２９】まず、命令フェッチ部１は、命令アドレス
レジスタで示されるアドレスからの４つの命令を主記憶
装置から取り出し、アラインする。命令フェッチ部１
は、さらにアラインした４つの命令をそれぞれ命令デコ
ード部２に送ると共に、取り出した４つの命令に関する
情報、すなわち各命令のアドレスをリオーダバッファ６
に送って管理させる。
【００３０】次に、命令デコード部２は、命令フェッチ
部１から受信した４つの命令をそれぞれデコードし、そ
のデコード結果を命令発行制御部３に送る。命令発行制
御部３は、命令デコード部２のデコード結果を受け取る
と、各命令の依存関係や資源の競合関係を調停しなが
ら、各命令を４つのＡＬＵ４１〜４４で並列に実行させ
る。
【００３１】ＡＬＵ４１〜４４は、それぞれレジスタ群
５ａに含まれるレジスタまたはデータメモリ５ｂからデ
ータを取りだし、取り出したデータに対して命令の内容
に応じた演算を行い、その演算結果をデータメモリ５
ｂ、或いは命令の種類によってはレジスタ群５ａに含ま
れるレジスタに書き込む。ＡＬＵ４１〜４４は、演算結
果のデータをレジスタ群５ａに含まれるレジスタまたは
データメモリ５ｂに書き込むと、演算の正常終了を命令
発行制御部３に通知する。
【００３２】次に、命令発行制御部３は、ＡＬＵ４１〜
４４のすべてから演算の正常終了が通知されると、リオ
ーダバッファ６に完了通知を送信する。リオーダバッフ
ァ６は、この完了通知の受信により、対応する命令に関
する情報を削除し、その管理対象から外す。
【００３３】一方、命令フェッチ部１が取り出した命令
に、例えば分岐命令が含まれる場合には、分岐命令以降
の命令を予測し、予測した分岐先のアドレスを命令アド
レスレジスタにセットする。その後、命令フェッチ部１
は、命令アドレスレジスタが示すアドレスに従って、投
機的に分岐命令以降の命令を主記憶装置から取り出し、
順次命令デコード部２に送信する。
【００３４】以後、分岐命令以降の予測した命令に対し
ても同様の動作が行われるが、分岐命令以前の命令をＡ
ＬＵ４１〜４４が実行した結果により、分岐予測に失敗
したことを命令発行制御部３が検出すると、命令発行制
御部３は、命令フェッチ部１、命令デコード部２及びＡ
ＬＵ４１〜４４に対して実行中の命令のキャンセルを通
知すると共に、リオーダバッファ６に対して実行中の命
令に関する情報の無効化を通知する。
【００３５】リオーダバッファ６は、この無効通知の受
信により、実行中の命令、すなわち現在管理対象となっ
ている命令に関する情報をすべて削除し、その管理対象
から外す。つまり、リオーダバッファ６は、投機的に実
行されている命令に対してもそれに関する情報を管理す
るものである。
【００３６】（２）次に、図２を参照して、４つのＡＬ
Ｕ４１〜４４のうちのＡＬＵ４４に障害が発生した場合
を例として、このスーパースカラプロセッサの動作を説
明する。ここでは、命令フェッチ部１が主記憶装置から
取り出した４つの命令（命令１／２／３／４という）の
うち、命令１／２が固定小数点演算命令、命令３／４が
浮動小数点演算命令であったものとする。
【００３７】この場合において、ＡＬＵ４１〜４４によ
る演算の実行までの動作は、上記の（１）の場合と同様
である。しかし、この場合において、ＡＬＵ４４にハー
ドウェア障害が発生している。この場合、命令４に対す
る演算が正常終了せず、ＡＬＵ４４は、命令発行制御部
３に対して異常終了通知を送信する。
【００３８】命令発行制御部３は、ＡＬＵ４４からの異
常終了通知を受け取ると、ＡＬＵ４４を故障パスとして
認識し、ＡＬＵ４４に対応する故障履歴フラグ３４を、
図２に示すように、“１”にセットする。命令発行制御
部３は、故障履歴フラグ３４のセットにより、ＡＬＵ４
４に対する以降の命令の発行を抑止する。
【００３９】また、命令発行制御部３は、障害が発生す
る以前の命令が完了した時点の状態から再び処理を行う
ため、リオーダバッファ３を参照して、障害の発生した
命令４を含む命令１／２／３／４のすべてを命令フェッ
チ部１に主記憶装置から取り出させる。取り出された命
令は、命令デコード部２で同様にしてデコードされ、そ
のデコード結果が命令発行制御部３に送られる。
【００４０】次に、命令発行制御部３は、デコード結果
に従って各命令に応じた演算を行わせるが、この演算
は、故障パスとなっているＡＬＵ４４を除くＡＬＵ４１
〜４３で行われる。ここで、障害発生した命令４は、浮
動小数点演算命令であるので、浮動小数点演算器である
ＡＬＵ４３によって命令３と共に順次実行される。
【００４１】さらに、命令発行制御部３は、障害発生し
た命令以降の命令で、その情報がリオーダバッファ６で
管理されている命令についても、順次命令フェッチ部１
により主記憶装置から取り出させていく。そして、リオ
ーダバッファ６でその情報が管理されている命令の取り
出しが終了すると（但し、分岐命令等がこの間にないも
のとする）、命令アドレスレジスタで示される主記憶装
置のアドレスから命令の取り出しを行っていく。なお、
これらの命令についても、ＡＬＵ４４を使用せずに、Ａ
ＬＵ４１〜４３で行われる。
【００４２】（３）最後に、図３を参照して、命令デコ
ード部２に障害が発生した場合におけるこのスーパース
カラプロセッサの動作を説明する。ここでは、命令デコ
ード部２の４つの命令をそれぞれデコードする部位のう
ち、命令４をデコードする部位に障害が発生したものと
する。
【００４３】このとき、命令４をデコードする部位の故
障が命令発行制御部３に通知されると、命令発行制御部
３は、命令４をデコードする部位に対応する故障履歴フ
ラグ３８を“１”にセットすると共に、命令４をデコー
ドする部位を故障パスであるとして認識する。また、故
障発生時の命令４を含む４つの命令の実行を無効化させ
る。
【００４４】さらに、命令発行制御部３は、故障部位を
含む命令パイプラインを切り離し、リオーダバッファ６
で情報が管理されている障害発生時の命令と同時以降に
取り出されるべき命令に関する情報を参照し、命令フェ
ッチ部１の命令１／２／３をフェッチする部位のみを利
用して、主記憶装置から命令を取り出していく。この場
合、命令フェッチ毎に命令アドレスレジスタをアップさ
せる値を、例えば、４から３に変更させるものとすれば
よい。
【００４５】以上説明したように、この実施の形態にか
かるスーパースカラプロセッサでは、リオーダバッファ
６に実行中の命令に関する情報を管理させておき、障害
が発生した場合に命令発行制御手段３がリオーダバッフ
ァ６に管理されている命令に関する情報を利用して、障
害発生以降の命令を再実行することができる。ここで、
リオーダバッファ６はメモリ装置によって、命令実行制
御手段３は、論理回路によって構成することができる。
【００４６】すなわち、この実施の形態にかかるスーパ
ースカラプロセッサでは、命令パイプラインのいずれか
においてハードウェア障害が発生した場合でも、ソフト
ウェアを介在させることなしに障害からの復旧が可能と
なるので、障害からの復旧のためのシステム性能の低下
を抑えることができる。
【００４７】本発明は、上記の実施の形態に限られず、
種々の変形、応用が可能である。以下、本発明に適用可
能な上記の実施の形態の変形態様について、説明する。
【００４８】上記の実施の形態では、ＡＬＵ４１〜４
４、または命令デコード部２に障害が発生した場合を例
として説明したが、命令フェッチ部１に障害が発生した
場合にも適用することが可能である。例えば、命令フェ
ッチ部１の４つの命令を取り出す部位のうちの１つに障
害が発生した場合には、命令発行制御部３は、リオーダ
バッファ６を参照して、障害発生により取り出すことが
できなかった命令を命令フェッチ部１の他の部位を利用
して取り出させればよい。さらに、障害発生部位を切り
離し、後続の命令を障害発生部位以外から取り出すよう
にすればよい。
【００４９】上記の実施の形態では、ＡＬＵ４４におい
て１回障害が発生したことが通知されると、命令発行制
御部３は、障害履歴フラグ３４をセットしていた。しか
しながら、例えば、１回目の障害発生のための通知では
間欠障害であると見なして、続けて障害の発生が通知さ
れた場合に、障害履歴フラグ３４をセットしてもよい。
また、障害履歴フラグがセットされるまでの回数は、任
意に設定してもよい。さらには、例えば、一定の期間内
に一定回数以上障害の発生が通知された場合に、障害履
歴フラグをセットするものとしてもよい。
【００５０】上記の実施の形態では、命令フェッチ部１
は、主記憶装置から命令コードを取り出すものとしてい
たが、主記憶装置上の命令列の一部がコピーされる命令
キャッシュメモリから命令コードを取り出すものとして
もよい。或いは、命令フェッチ部１内にローカルなキャ
ッシュメモリを設け、命令フェッチ部１は、主記憶装置
から命令コードを取り出した場合にこれをローカルなキ
ャッシュメモリに記憶させると共に、障害発生時の命令
の再実行のためには、命令コードをローカルなキャッシ
ュメモリから取り出すものとしてもよい。
【００５１】上記の実施の形態では、リオーダバッファ
６は、命令フェッチ部１がフェッチした命令のアドレス
をすべて管理するものとしていた。しかしながら、リオ
ーダバッファ６は、同時にフェッチされる命令の一部の
アドレス、例えば、４つの命令のうちの先頭の命令のア
ドレスのみを管理するものとしてもよい。この場合、Ａ
ＬＵ４１〜４４から障害の発生が通知されたときに、命
令発行制御部３は、当該障害の発生した命令と同時にフ
ェッチされた先頭の命令から実行を再開させるように制
御することができる。
【００５２】また、リオーダバッファ６は、命令のアド
レスではなく、命令コード自体を管理するものとしても
よい。この場合、命令発行制御部３にＡＬＵ４１〜４４
から障害の発生が通知されたときに、障害が発生した命
令以降の管理している命令コードを命令デコード部２に
供給するように制御することができる。
【００５３】上記の実施の形態では、命令パイプライン
の数が４本であるスーパースカラプロセッサを例として
本発明を説明した。しかしながら、命令パイプラインの
数は任意である。また、ＡＬＵ４１〜４４（命令パイプ
ラインの数が異なれば、ＡＬＵの数も異なる）の機能の
組み合わせも任意である。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
障害が発生した場合でも、そこから復旧するためのシス
テム性能の低下を抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるスーパースカラプ
ロセッサの構成を示すブロック図である。
【図２】ＡＬＵに障害が発生した場合におけるスーパー
スカラプロセッサの動作を説明する図である。
【図３】命令デコード部に障害が発生した場合における
スーパースカラプロセッサの動作を説明する図である。
【符号の説明】
１ 命令フェッチ部 ２ 命令デコード部 ３ 命令発行制御部 ４ 演算パイプライン ５ａ レジスタ群 ５ｂ データメモリ ６ リオーダバッファ ３１〜３８ 障害履歴フラグ ４１〜４４ ＡＬＵ
フロントページの続き (56)参考文献 特開 平５−216852（ＪＰ，Ａ) 特開 平７−56760（ＪＰ，Ａ) 特開 平10−333905（ＪＰ，Ａ) 特開 平７−141176（ＪＰ，Ａ) 情報処理学会研究報告 Ｖｏｌ．93, Ｎｏ．71 93−ＡＲＣ−101−10 ｐ. 73−80 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/14 G06F 9/38 G06F 15/16 - 15/177

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】指定されたアドレスに応じて記憶装置から
    複数の命令を取り出す命令フェッチ手段と、 前記命令フェッチ手段が取り出した複数の命令をそれぞ
    れ同時にデコードする命令デコード手段と、 前記命令デコード手段がデコードした複数の命令の実行
    を調停する命令実行制御手段と、 前記命令実行制御手段による調停に従って、前記命令デ
    コード手段がデコードした複数の命令を並行して実行す
    る命令実行手段と、 前記命令フェッチ手段が取り出した複数の命令に関する
    情報を管理する命令管理手段と、 前記命令実行手段による命令の実行に障害が発生したと
    きに、前記命令管理手段によって管理されている命令に
    関する情報を参照して、当該障害の発生した部位以外を
    用いて障害の発生した命令を再実行させる命令再実行制
    御手段と、 前記命令実行手段による命令の実行において、同一の部
    位で連続して所定の回数以上障害が発生した場合に、当
    該障害部位に関する情報を登録する障害部位登録手段と
    を備え、 前記命令実行制御手段は、前記障害部位登録手段に障害
    部位に関する情報が登録されているときに、該登録され
    ている障害部位以外を用いて前記複数の命令が実行され
    るように、命令の実行を調停する ことを特徴とするスー
    パースカラプロセッサ。
  2. 【請求項２】指定されたアドレスに応じて記憶装置から
    複数の命令を取り出す命令フェッチ手段と、 前記命令フェッチ手段が取り出した複数の命令をそれぞ
    れ同時にデコードする命令デコード手段と、 前記命令デコード手段がデコードした複数の命令の実行
    を調停する命令実行制御手段と、 前記命令実行制御手段による調停に従って、前記命令デ
    コード手段がデコードした複数の命令を並行して実行す
    る命令実行手段と、 前記命令フェッチ手段が取り出した複数の命令に関する
    情報を管理する命令管理手段と、 前記命令実行手段による命令の実行に障害が発生したと
    きに、前記命令管理手段によって管理されている命令に
    関する情報を参照して、当該障害の発生した部位以外を
    用いて障害の発生した命令を再実行させる命令再実行制
    御手段と、 前記命令実行手段による命令の実行において、同一の部
    位で一定期間内に一定回数以上障害が発生した場合に、
    当該障害部位に関する情報を登録する障害部位登録手段
    とを備え、 前記命令実行制御手段は、前記障害部位登録手段に障害
    部位に関する情報が登録されているときに、該登録され
    ている障害部位以外を用いて前記複数の命令が実行され
    るように、命令の実行を調停することを特徴とするスー
    パースカラプロセッサ。
  3. 【請求項３】前記命令再実行制御手段は、前記命令実行
    手段による命令の実行に障害が発生したときに、当該障
    害の発生した命令が再実行されるまで以降の命令の実行
    を待機することを特徴とする請求項１または２に記載の
    スーパースカラプロセッサ。
  4. 【請求項４】前記命令管理手段は、前記命令実行手段が
    命令の実行を終了するまで、前記命令フェッチ手段が取
    り出した命令に関する情報を管理することを特徴とする
    請求項１乃至３のいずれか１項に記載のスーパースカラ
    プロセッサ。
  5. 【請求項５】前記命令管理手段は、前記命令フェッチ手
    段によって取り出される命令のアドレスのみを管理し、 前記命令再実行制御手段は、前記命令実行手段による命
    令の実行に障害が発生したときに、障害の発生した命令
    について前記命令管理手段で管理されているアドレスを
    用いて前記命令フェッチ手段に前記記憶装置から当該障
    害の発生した命令を取り出させることを特徴とする請求
    項１乃至４のいずれか１項に記載のスーパースカラプロ
    セッサ。
  6. 【請求項６】前記命令管理手段は、前記命令フェッチ手
    段によって同時に取り出される全命令のアドレスを管理
    し、 前記命令再実行制御手段は、前記命令実行手段による命
    令の実行に障害が発生したときに、障害の発生した命令
    に対応して前記命令管理手段で管理されているアドレス
    を用いて前記命令フェッチ手段に前記記憶装置から当該
    障害の発生した命令を含む複数の命令を取り出させるこ
    とを特徴とする請求項１乃至４のいずれか１項に記載の
    スーパースカラプロセッサ。
  7. 【請求項７】前記命令管理手段は、前記命令フェッチ手
    段によって取り出された命令の命令コードを管理し、 前記命令再実行制御手段は、前記命令実行手段による命
    令の実行に障害が発生したときに、障害の発生した命令
    について前記命令管理手段で管理されている命令コード
    を前記命令デコード手段に渡してデコードさせることを
    特徴とする請求項１乃至４のいずれか１項に記載のスー
    パースカラプロセッサ。
JP14612499A 1999-05-26 1999-05-26 スーパースカラプロセッサ Expired - Fee Related JP3180803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14612499A JP3180803B2 (ja) 1999-05-26 1999-05-26 スーパースカラプロセッサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14612499A JP3180803B2 (ja) 1999-05-26 1999-05-26 スーパースカラプロセッサ

Publications (2)

Publication Number Publication Date
JP2000339185A JP2000339185A (ja) 2000-12-08
JP3180803B2 true JP3180803B2 (ja) 2001-06-25

Family

ID=15400701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14612499A Expired - Fee Related JP3180803B2 (ja) 1999-05-26 1999-05-26 スーパースカラプロセッサ

Country Status (1)

Country Link
JP (1) JP3180803B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5493837B2 (ja) 2009-12-25 2014-05-14 富士通株式会社 演算処理装置、情報処理装置及び演算処理装置のパイプライン制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
情報処理学会研究報告 Ｖｏｌ．９３，Ｎｏ．７１ ９３−ＡＲＣ−１０１−１０ ｐ．７３−８０

Also Published As

Publication number Publication date
JP2000339185A (ja) 2000-12-08

Similar Documents

Publication Publication Date Title
US8082430B2 (en) Representing a plurality of instructions with a fewer number of micro-operations
US8327188B2 (en) Hardware transactional memory acceleration through multiple failure recovery
JP5118652B2 (ja) アウトオブオーダープロセッサにおけるトランザクショナルメモリ
US8301849B2 (en) Transactional memory in out-of-order processors with XABORT having immediate argument
JP5255614B2 (ja) マルチプロセッサ環境におけるトランザクションベースの共有データオペレーション
US7865770B2 (en) Processor including efficient signature generation for logic error protection
US20090183035A1 (en) Processor including hybrid redundancy for logic error protection
US20080148022A1 (en) Marking registers as available for register renaming
US10289415B2 (en) Method and apparatus for execution of threads on processing slices using a history buffer for recording architected register data
US7584346B1 (en) Method and apparatus for supporting different modes of multi-threaded speculative execution
US6301655B1 (en) Exception processing in asynchronous processor
US20140025927A1 (en) Reducing register read ports for register pairs
US6457119B1 (en) Processor instruction pipeline with error detection scheme
JPH0785222B2 (ja) データ処理装置
JPH05210526A (ja) 命令の並行処理を可能にするチェックポイント同期化
KR100472346B1 (ko) 명령어 리플레이를 포함하는 프로세서 파이프라인
TW201439904A (zh) 在提前執行中管理潛在無效結果
KR20030019451A (ko) 추측실행의 비순차적 프로세서에서 정확한 예외를전송하는 메카니즘
US11055096B2 (en) Checkpointing of architectural state for in order processing circuitry
US6934828B2 (en) Decoupling floating point linear address
JP3683439B2 (ja) 分岐予測を抑止する情報処理装置および方法
US9323532B2 (en) Predicting register pairs
JP3180803B2 (ja) スーパースカラプロセッサ
TWI818114B (zh) 用於異動式記憶體的設備與資料處理方法
US5673391A (en) Hardware retry trap for millicoded processor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees